通常情況下預(yù)加重技術(shù)使用在信號的發(fā)送端,通過預(yù)先對信號的高頻分量進(jìn)行增強(qiáng)來 補(bǔ)償傳輸通道的損耗。預(yù)加重技術(shù)由于實(shí)現(xiàn)起來相對簡單,所以在很多數(shù)據(jù)速率超過 1Gbps 的總線中使用,比如PCle,SATA 、USB3 .0 、Displayport等總線中都有使用。當(dāng) 信號速率進(jìn)一步提高以后,傳輸通道的高頻損耗更加嚴(yán)重,靠發(fā)送端的預(yù)加重已經(jīng)不太 夠用,所以很多高速總線除了對預(yù)加重的階數(shù)進(jìn)一步提高以外,還會在接收端采用復(fù)雜的均 衡技術(shù),比如PCle3.0 、SATA Gen3 、USB3.0 、Displayport HBR2 、10GBase-KR等總線中都 在接收端采用了均衡技術(shù)。采用了這些技術(shù)后,F(xiàn)R-4等傳統(tǒng)廉價的電路板材料也可以應(yīng)用 于高速的數(shù)字信號傳輸中,從而節(jié)約了系統(tǒng)實(shí)現(xiàn)的成本。模擬信號和數(shù)字信號的相互轉(zhuǎn)換;設(shè)備數(shù)字信號測試方案
要想得到零邊沿時間的理想方波,理論上是需要無窮大頻率的頻率分量。如果比較高只考慮到某個頻率點(diǎn)處的頻率分量,則來出的時域波形邊沿時間會蛻化,會使得邊沿時間增大。例如,一個頻率為500MHz的理想方波,其5次諧波分量是2500M,如果把5次諧波以內(nèi)所有分量成時域信號,貝U其邊沿時間大概是0.35/2500M=0.14ns,即140ps。
我們可以把數(shù)字信號假設(shè)為一個時間軸上無窮的梯形波的周期信號,它的傅里葉變換
對應(yīng)于每個頻率點(diǎn)的正弦波的幅度,我們可以勾勒出虛線所示的頻譜包絡(luò)線, 可以看到它有兩個轉(zhuǎn)折頻率分別對應(yīng)1/材和1/”(刁是半周期,。是邊沿時間)
從1/叫轉(zhuǎn)折頻率開始,頻譜的諧波分量是按I/?下降的,也就是-40dB/dec (-40分貝每 十倍頻,即每增大十倍頻率,諧波分量減小100倍)??梢钥吹较鄬τ诶硐敕讲ǎ瑥倪@個頻 率開始,信號的諧波分量大大減小。 設(shè)備數(shù)字信號測試方案數(shù)字信號帶寬、信道帶寬、信息速率、基帶、頻帶的帶寬;
數(shù)字信號基礎(chǔ)單端信號與差分信號(Single-end and Differential Signals)
數(shù)字總線大部分使用單端信號做信號傳輸,如TTL/CMOS信號都是單端信號。所謂單端信號,是指用一根信號線的高低電平的變化來進(jìn)行0、1信息的傳輸,這個電平的高低變化是相對于其公共的參考地平面的。單端信號由于結(jié)構(gòu)簡單,可以用簡單的晶體管電路實(shí)現(xiàn),而且集成度高、功耗低,因此在數(shù)字電路中得到的應(yīng)用。是一個單端信號的傳輸模型。
當(dāng)信號傳輸速率更高時,為了減小信號的跳變時間和功耗,信號的幅度一般都會相應(yīng)減小。比如以前大量使用的5V的TTL信號現(xiàn)在使用越來越少,更多使用的是3.3V/2.5V/1.8V/1.5V/1.2V的LVTTL電平,但是信號幅度減小帶來的問題是對噪聲的容忍能力會變差一些。進(jìn)一步,很多數(shù)字總線現(xiàn)在需要傳輸更長的距離,從原來芯片間的互連變成板卡間的互連甚至設(shè)備間的互連,信號穿過不同的設(shè)備時會受到更多噪聲的干擾。更極端的情況是收發(fā)端的參考地平面可能也不是等電位的。因此,當(dāng)信號速率變高、傳輸距離變長后仍然使用單端的方式進(jìn)行信號傳輸會帶來很大的問題。圖1.12是一個受到嚴(yán)重共模噪聲干擾的單端信號,對于這種信號,無論接收端的電平判決閾值設(shè)置在哪里都可能造成信號的誤判。
為了提高信號在高速率、長距離情況下傳輸?shù)目煽啃裕蟛糠指咚俚臄?shù)字串行總線都會采用差分信號進(jìn)行信號傳輸。差分信號是用一對反相的差分線進(jìn)行信號傳輸,發(fā)送端采用差分的發(fā)送器,接收端相應(yīng)采用差分的接收器。圖1.13是一個差分線的傳輸模型及真實(shí)的差分PCB走線。
采用差分傳輸方式后,由于差分線對中正負(fù)信號的走線是緊密耦合在一起的,所以外界噪聲對于兩根信號線的影響是一樣的。而在接收端,由于其接收器是把正負(fù)信號相減的結(jié)果作為邏輯判決的依據(jù),因此即使信號線上有嚴(yán)重的共模噪聲或者地電平的波動,對于的邏輯電平判決影響很小。相對于單端傳輸方式,差分傳輸方式的抗干擾、抗共模噪聲能力 提高。 什么是模擬信號?數(shù)字信號?
可以插入控制字符。在10bit數(shù)據(jù)可以表示的1024個組合中,除了512個組合用 于對應(yīng)原始的8bit數(shù)據(jù)以及一些不太好的組合(這樣信號里有太長的 連續(xù)0或者1,而且明顯0、1的數(shù)量不平衡)以外,還有一些很特殊的組合。這些特殊的組 合可以用來在數(shù)據(jù)傳輸過程中作為控制字符插入。這些控制字符不對應(yīng)特定的 8bit數(shù)據(jù),但是在有些總線應(yīng)用里可以一些特殊的含義。比如K28.5碼型,其特殊的 碼型組合可以幫助接收端更容易判別接收到的連續(xù)的10bit數(shù)據(jù)流的符號邊界,所以在一 些總線的初始化階段或數(shù)據(jù)包的包頭都會進(jìn)行發(fā)送。還有一些特殊的符號用于進(jìn)行鏈路訓(xùn) 練、標(biāo)記不同的數(shù)據(jù)包類型、進(jìn)行收發(fā)端的時鐘速率匹配等。對于一個數(shù)字信號,要進(jìn)行可靠的0、1信號傳輸,就必須滿足一定的電平、幅度、時序等標(biāo)準(zhǔn)的要求。設(shè)備數(shù)字信號測試方案
數(shù)字信號取值是散的,通過數(shù)學(xué)方法對原有信號處理,編碼成二進(jìn)制信號后,再載波的方式發(fā)送編碼后的數(shù)字流。設(shè)備數(shù)字信號測試方案
簡單的預(yù)加重對信號的頻譜改善并不是完美的,比如其頻率響應(yīng)曲線并不一定與實(shí)際 的傳輸通道的損耗曲線相匹配,所以高速率總線會采用階數(shù)更高、更復(fù)雜的預(yù)加重技術(shù)。 圖1.28所示是一個3階的預(yù)加重,其除了對跳變沿后面的第1個比特進(jìn)行預(yù)加重處理外,跳變沿 之后的第2個比特的幅度也有變化。跳變沿后第1個比特的幅度變化有時也叫Post Cursorl,
跳變沿后的第2個比特的幅度變化有時也叫Post Cursor2。有些總線如PCIe3.0,會對跳變 沿前面的1個比特的幅度也進(jìn)行調(diào)整,叫作Pre Cursor1,有時也稱為PreShoot。 設(shè)備數(shù)字信號測試方案
建立時間和保持時間加起來的時間稱為建立/保持時間窗口,是接收端對于信號保持在 同一個邏輯狀態(tài)的**小的時間要求。數(shù)字信號的比特寬度如果窄于這個時間窗口就肯定無 法同時滿足建立時間和保持時間的要求,所以接收端對于建立/保持時間窗口大小的要求實(shí) 際上決定了這個電路能夠工作的比較高的數(shù)據(jù)速率。通常工 作速率高一些的芯片,很短的建 立時間、保持時間就可以保證電路可靠工作,而工作速率低一 些的芯片則會要求比較長的建 立時間和保持時間。 另外要注意的是, 一個數(shù)字電路能夠可靠工作的比較高數(shù)據(jù)速率不僅取決于接收端對于 建立/保持時間的要求,輸出端的上升時間過緩、輸出幅度偏小、信號和時鐘中有抖動、信...