數(shù)字信號基礎(chǔ)單端信號與差分信號(Single-end and Differential Signals)

數(shù)字總線大部分使用單端信號做信號傳輸，如TTL/CMOS信號都是單端信號。所謂單端信號，是指用一根信號線的高低電平的變化來進行0、1信息的傳輸，這個電平的高低變化是相對于其公共的參考地平面的。單端信號由于結(jié)構(gòu)簡單，可以用簡單的晶體管電路實現(xiàn)，而且集成度高、功耗低，因此在數(shù)字電路中得到的應(yīng)用。是一個單端信號的傳輸模型。

當信號傳輸速率更高時，為了減小信號的跳變時間和功耗，信號的幅度一般都會相應(yīng)減小。比如以前大量使用的5V的TTL信號現(xiàn)在使用越來越少，更多使用的是3.3V/2.5V/1.8V/1.5V/1.2V的LVTTL電平，但是信號幅度減小帶來的問題是對噪聲的容忍能力會變差一些。進一步，很多數(shù)字總線現(xiàn)在需要傳輸更長的距離，從原來芯片間的互連變成板卡間的互連甚至設(shè)備間的互連，信號穿過不同的設(shè)備時會受到更多噪聲的干擾。更極端的情況是收發(fā)端的參考地平面可能也不是等電位的。因此，當信號速率變高、傳輸距離變長后仍然使用單端的方式進行信號傳輸會帶來很大的問題。圖1.12是一個受到嚴重共模噪聲干擾的單端信號，對于這種信號，無論接收端的電平判決閾值設(shè)置在哪里都可能造成信號的誤判。
數(shù)字設(shè)備是由很多電路組成來實現(xiàn)一定的功能，系統(tǒng)中的各個部分通過數(shù)字信號的傳輸來進行信息和數(shù)據(jù)的交互。中國臺灣PCI-E測試數(shù)字信號測試

很多經(jīng)典的處理器采用了并行的總線架構(gòu)。比如大家熟知的51單片機就采用了8根并行數(shù)據(jù)線和16根地址線；CPU的鼻祖——Intel公司的8086微處理器——**初推出時具有16根并行數(shù)據(jù)線和16根地址線；

現(xiàn)在很多嵌入式系統(tǒng)中多使用的ARM處理器則大部分使用32根數(shù)據(jù)線以及若干根地址線。并行總線的比較大好處是總線的邏輯時序比較簡單，電路實現(xiàn)起來比較容易；但是缺點也是非常明顯的，比如并行總線的信號線數(shù)量非常多，會占用大量的引腳和布線空間，因此芯片和PCB的尺寸很難實現(xiàn)小型化，特別是如果要用電纜進行遠距離傳輸時，由于信號線的數(shù)量非常多，使得電纜變得非常昂貴和笨重。 中國臺灣PCI-E測試數(shù)字信號測試數(shù)字總線采用的時鐘 分配方式大體上可以分為3類，即并行時鐘、嵌入式時鐘、前向時鐘，各有各的應(yīng)用領(lǐng)域。

對于典型的3.3V的低電壓TTL(LVTTL)信號來說，判決閾值的下限是0.8V,判決閾 值的上限是2.0V。正是由于判決閾值的存在，使得數(shù)字信號相對于模擬信號來說有更高的 可靠性和抗噪聲的能力。比如對于3.3V的LVTTL信號來說，當信號輸出電壓為0V時， 只要噪聲或者干擾的幅度不超過0.8V,就不會把邏輯狀態(tài)由0誤判為1;同樣，當信號輸出  電壓為3.3V時，只要噪聲或者干擾的幅度不會使信號電壓低于2.0V,就不會把邏輯狀態(tài)  由1誤判為0。

從上面的例子可以看到，數(shù)字信號抗噪聲和干擾的能力是比較強的。但也需要注意，這 個“強”是相對的，如果噪聲或干擾的影響使得信號的電壓超出了其正常邏輯的判決區(qū)間，數(shù)字信號也仍然有可能產(chǎn)生錯誤的數(shù)據(jù)傳輸。在許多場合，我們對數(shù)字信號質(zhì)量進行分析和 測試的基本目的就是要保證其信號電平在進行采樣時滿足基本的邏輯判決條件。

數(shù)字信號的時域和頻域

數(shù)字信號的頻率分量可以通過從時域到頻域的轉(zhuǎn)換中得到。首先我們要知道時域是真實世界，頻域是更好的用于做信號分析的一種數(shù)學手段，時域的數(shù)字信號可以通過傅里葉變換轉(zhuǎn)變?yōu)橐粋€個頻率點的正弦波的。這些正弦波就是對應(yīng)的數(shù)字信號的頻率分量。假如定義理想方波的邊沿時間為0,占空比50%的周期信號，其在傅里葉變換后各頻率分量振幅。

可見對于理想方波，其振幅頻譜對應(yīng)的正弦波頻率是基頻的奇數(shù)倍頻(在50%的占空比下)。奇次諧波的幅度是按1"下降的(/是頻率)，也就是-20dB/dec(-20分貝每十倍頻)。 數(shù)字信號處理系統(tǒng)的性能取決于3個因素：采樣頻率、架構(gòu)、字長。

對于一個理想的方波信號，其上升沿是無限陡的，從頻域上看 它是由無限多的奇數(shù)次諧波構(gòu)成的，因此一個理想方波可以認為是無限多奇次正弦諧波 的疊加。

但是對于真實的數(shù)字信號來說，其上升沿不是無限陡的，因此其高次諧波的能量會受到 限制。比如圖1.3是用同一個時鐘芯片分別產(chǎn)生的50MHz和250MHz的時鐘信號的頻 譜，我們可以看到雖然兩種情況下輸出時鐘頻率不一樣，但是信號的主要頻譜能量都集中在 5GHz以內(nèi)，并不見得250MHz時鐘的頻譜分布就一定比50MHz時鐘的大5倍。 高速數(shù)字接口原理與測試；中國臺灣PCI-E測試數(shù)字信號測試

模擬信號和數(shù)字信號的相互轉(zhuǎn)換；中國臺灣PCI-E測試數(shù)字信號測試

時域數(shù)字信號轉(zhuǎn)換得到的頻域信號如果起來，則可以復現(xiàn)原來的時域信號。

描繪了直流頻率分量加上基頻頻率分量與直流頻域分量加上基頻和3倍頻頻率分量，以及5倍頻率分量成的時域信號之間的差別，我們可以看到不同頻域分量的所造成的時域信號邊沿的差別。頻域里包含的頻域分量越多，這些頻域分量成的時域信號越接近 真實的數(shù)字信號，高頻諧波分量主要影響信號邊沿時間，低頻的分量影響幅度。當然，如果 時域數(shù)字信號轉(zhuǎn)變岀的一個個頻率點的正弦波都疊加起來，則可以完全復現(xiàn)原來的時域 數(shù)字信號。其中復原信號的不連續(xù)點的震蕩被稱為吉布斯震蕩現(xiàn)象。 中國臺灣PCI-E測試數(shù)字信號測試