數(shù)字信號的抖動(Jitter)

抖動的概念

抖動(Jitter)是數(shù)字信號，尤其是高速數(shù)字信號的一個非常關(guān)鍵的概念。如圖1.40所 示，抖動反映的是數(shù)字信號偏離其理想位置的時間偏差。

高頻數(shù)字信號的比特周期都非常短，一般為幾百ps甚至幾十ps,很小的抖動都會造成信號采樣位置的變化從而造成數(shù)據(jù)誤判，所以高頻數(shù)字信號對于抖動都有嚴格的要求。抖動這個概念說起來簡單，但實際上仔細研究起來是非常復(fù)雜的，關(guān)于其概念的理解有以下幾個需要注意的方面：
數(shù)字信號處理的解決方案；USB測試數(shù)字信號測試價格優(yōu)惠

數(shù)字信號基礎(chǔ)單端信號與差分信號(Single-end and Differential Signals)

數(shù)字總線大部分使用單端信號做信號傳輸，如TTL/CMOS信號都是單端信號。所謂單端信號，是指用一根信號線的高低電平的變化來進行0、1信息的傳輸，這個電平的高低變化是相對于其公共的參考地平面的。單端信號由于結(jié)構(gòu)簡單，可以用簡單的晶體管電路實現(xiàn)，而且集成度高、功耗低，因此在數(shù)字電路中得到的應(yīng)用。是一個單端信號的傳輸模型。

當信號傳輸速率更高時，為了減小信號的跳變時間和功耗，信號的幅度一般都會相應(yīng)減小。比如以前大量使用的5V的TTL信號現(xiàn)在使用越來越少，更多使用的是3.3V/2.5V/1.8V/1.5V/1.2V的LVTTL電平，但是信號幅度減小帶來的問題是對噪聲的容忍能力會變差一些。進一步，很多數(shù)字總線現(xiàn)在需要傳輸更長的距離，從原來芯片間的互連變成板卡間的互連甚至設(shè)備間的互連，信號穿過不同的設(shè)備時會受到更多噪聲的干擾。更極端的情況是收發(fā)端的參考地平面可能也不是等電位的。因此，當信號速率變高、傳輸距離變長后仍然使用單端的方式進行信號傳輸會帶來很大的問題。圖1.12是一個受到嚴重共模噪聲干擾的單端信號，對于這種信號，無論接收端的電平判決閾值設(shè)置在哪里都可能造成信號的誤判。
USB測試數(shù)字信號測試價格優(yōu)惠數(shù)字信號取值是散的，通過數(shù)學方法對原有信號處理，編碼成二進制信號后，再載波的方式發(fā)送編碼后的數(shù)字流。

數(shù)據(jù)經(jīng)過8b/10b編碼后有以下優(yōu)點：

(1)有足夠多的跳變沿，可以從數(shù)據(jù)中進行時鐘恢復(fù)。正常傳輸?shù)臄?shù)據(jù)中可能會有比較長的連續(xù)的0或者連續(xù)的1,而進行完8b/10b編碼后，其編碼規(guī)則保證了編碼后的數(shù)據(jù)流中不會出現(xiàn)超過5個連續(xù)的0或1,信號中會出現(xiàn)足夠多的跳變沿，因此可以采用嵌入式的時鐘方式，即接收端可以從數(shù)據(jù)流中通過PLL電路直接恢復(fù)時鐘，不需要專門的時鐘傳輸通道。

(2)直流平衡，可以采用AC耦合方式。經(jīng)過編碼后數(shù)據(jù)中不會出現(xiàn)連續(xù)的0或者1, 但還是有可能在某個時間段內(nèi)0或者1的數(shù)量偏多一些。從上面的編碼表中我們可以看 到，同一個Byte對應(yīng)有正、負兩組10bit的編碼， 一個編碼中1的數(shù)量多一些，另一個編碼中 0 的數(shù)量多一些。數(shù)據(jù)在對當前的Byte進行8b/10b編碼傳輸時，會根據(jù)前面歷史傳輸?shù)?數(shù)據(jù)中正負bit的數(shù)量來選擇使用哪一組編碼，從而可以保證總線上正負bit的數(shù)量在任何 時刻基本都是平衡的，也就是直流點不會發(fā)生大的變化。直流點平衡以后，在信號傳輸?shù)穆?徑上我們就可以采用AC耦合方式(常用的方法是在發(fā)送端或接收端串接隔直電容),這  樣信號對于收發(fā)端的地電平變化和共模噪聲的抵抗能力進一步增強，可以傳輸更遠的距離。

通常情況下預(yù)加重技術(shù)使用在信號的發(fā)送端，通過預(yù)先對信號的高頻分量進行增強來 補償傳輸通道的損耗。預(yù)加重技術(shù)由于實現(xiàn)起來相對簡單，所以在很多數(shù)據(jù)速率超過 1Gbps 的總線中使用，比如PCle,SATA 、USB3 .0 、Displayport等總線中都有使用。當 信號速率進一步提高以后，傳輸通道的高頻損耗更加嚴重，靠發(fā)送端的預(yù)加重已經(jīng)不太 夠用，所以很多高速總線除了對預(yù)加重的階數(shù)進一步提高以外，還會在接收端采用復(fù)雜的均 衡技術(shù)，比如PCle3.0 、SATA Gen3 、USB3.0 、Displayport HBR2 、10GBase-KR等總線中都 在接收端采用了均衡技術(shù)。采用了這些技術(shù)后，F(xiàn)R-4等傳統(tǒng)廉價的電路板材料也可以應(yīng)用 于高速的數(shù)字信號傳輸中，從而節(jié)約了系統(tǒng)實現(xiàn)的成本。數(shù)字信號抖動的成因（Root Cause of Jitter）;

采用前向時鐘的總線因為有專門的時鐘通路，不需要再對數(shù)據(jù)進行編解碼，所以總線效率一般都比較高。還有一個優(yōu)點是線路噪聲和抖動對于時鐘和數(shù)據(jù)線的影響基本是一樣的(因為走線通常都在一起),所以對系統(tǒng)的影響可以消除到小。

嵌入式時鐘的電路對于線路上的高頻抖動非常敏感，而采用前向時鐘的電路對高頻抖動的敏感度就相對小得多。前向時鐘總線典型的數(shù)據(jù)速率在500Mbps～12Gbps.

在前向時鐘的拓撲總線中，時鐘速率通常是數(shù)據(jù)速率的一半(也有采用1/4速率、1/10或其他速率的),數(shù)據(jù)在上下邊沿都采樣，也就是通常所說的DDR方式。使用DDR采樣的好處是時鐘線和數(shù)據(jù)線在設(shè)計上需要的帶寬是一樣的，任何設(shè)計上的局限性(比如傳輸線的衰減特性)對于時鐘和數(shù)據(jù)線的影響是一樣的。

前向時鐘在一些關(guān)注效率、實時性，同時需要高吞吐量的總線上應(yīng)用比較，比如DDR總線、GDDR總線、HDMI總線、Intel公司CPU互連的QPI/UPI總線等。 數(shù)字信號處理系統(tǒng)架構(gòu)分析；USB測試數(shù)字信號測試價格優(yōu)惠

波形參數(shù)測試室數(shù)字信號測試常用的測量方法，隨著數(shù)字信號速率的提高，波形參數(shù)的測量方法越來越不適用了。USB測試數(shù)字信號測試價格優(yōu)惠

理想的跳變位置。抖動是個相對的時間量，怎么確定信號的理想的跳變位置對于 抖動的測量結(jié)果有很關(guān)鍵的影響。對于時鐘信號的測量，我們通常關(guān)心的是時鐘信號是否 精確地等間隔，因此這個理想位置通常是從被測信號中提取的一個等周期分布時鐘的跳變 沿；而對于數(shù)據(jù)信號的測量，我們關(guān)心的是這個信號相對于其時鐘的位置跳變，因此這個理 想跳變位置就是其時鐘有效沿的跳變位置。對于很多采用嵌入式時鐘的高速數(shù)字電路來 說，由于沒有專門的時鐘傳輸通道，情況要更復(fù)雜一些，這時的理想跳變位置通常是指用一 個特定的時鐘恢復(fù)電路(可能是硬件的也可能是軟件的)從數(shù)據(jù)中恢復(fù)出的時鐘的有效跳 變沿。USB測試數(shù)字信號測試價格優(yōu)惠