需要注意的是，采用8b/10b編碼方式也是有缺點(diǎn)的，比較大的缺點(diǎn)就是8bit到10bit的編碼會(huì)造成額外的20%的編碼開(kāi)銷(xiāo)，所以很多10Gbps左右或更高速率的總線不再使用8b/10b編碼方式。比如PCIe1.0和PCIe2.0的總線速率分別為2.5Gbps和5Gbps,都是采用8b/10b編碼，而PCle3.0、PCle4.0、PCle5.0的總線速率分別達(dá)到8Gbps、16Gbps和32Gbps,并通過(guò)效率更高的128b/130b的編碼結(jié)合擾碼的方法來(lái)實(shí)現(xiàn)直流平衡和嵌入式時(shí)鐘。另一個(gè)例子是FibreChannel總線，1xFC、2xFC、4xFC、8xFC的數(shù)據(jù)速率分別為1.0625Gbps、2 . 125Gbps,4 . 25Gbps 、8 . 5Gbps,都是采用8b/10b編碼，而16xFC 、32xFC 的數(shù)據(jù)速率分別  為14.025Gbps和28.05Gbps,采用的是效率更高的64b/66b編碼方式。64b/66b編碼在 10G和100G以太網(wǎng)中也有廣泛應(yīng)用。數(shù)字信號(hào)上升時(shí)間的定義；重慶數(shù)字信號(hào)測(cè)試參考價(jià)格

為了保證接收端在時(shí)鐘有效沿時(shí)采集到正確的數(shù)據(jù)，通常都有建立/保持時(shí)間的要求，以避免采到數(shù)據(jù)線上跳變時(shí)不穩(wěn)定的狀態(tài)，因此這種總線對(duì)于時(shí)鐘和數(shù)據(jù)線間走線長(zhǎng)度的差異都有嚴(yán)格要求。這種并行總線在使用中比較大的挑戰(zhàn)是當(dāng)總線時(shí)鐘速率超過(guò)幾百M(fèi)Hz后就很難再提高了，因?yàn)槠浜芏喔⑿芯€很難滿圖1.15并行總線的時(shí)鐘傳輸足此時(shí)苛刻的走線等長(zhǎng)的要求，特別是當(dāng)總線上同時(shí)掛有多個(gè)設(shè)備時(shí)。為了解決并行總線工作時(shí)鐘頻率很難提高的問(wèn)題，一些系統(tǒng)和芯片的設(shè)計(jì)廠商提出了嵌入式時(shí)鐘的概念。其思路首先是把原來(lái)很多根的并行線用一對(duì)或多對(duì)高速差分線來(lái)代替，節(jié)省了布線空間；然后把系統(tǒng)的時(shí)鐘信息通過(guò)數(shù)據(jù)編碼的方式嵌在數(shù)據(jù)流里，省去了專(zhuān)門(mén)的時(shí)鐘走線。信號(hào)到了接收端，接收端采用相應(yīng)的CDR(clock-datarecovery)電路把數(shù)據(jù)流中內(nèi)嵌的時(shí)鐘信息提取出來(lái)再對(duì)數(shù)據(jù)采樣。圖1.16是一個(gè)采用嵌入式時(shí)鐘的總線例子。安徽數(shù)字信號(hào)測(cè)試數(shù)字信號(hào)有哪些出來(lái)方式；

數(shù)字信號(hào)的時(shí)鐘分配(ClockDistribution)

前面講過(guò)，對(duì)于數(shù)字電路來(lái)說(shuō)，目前絕大部分的場(chǎng)合都是采用同步邏輯電路，而同步邏輯電路中必不可少的就是時(shí)鐘。數(shù)字信號(hào)的可靠傳輸依賴于準(zhǔn)確的時(shí)鐘采樣，一般情況下發(fā)送端和接收端都需要使用相同頻率的工作時(shí)鐘才可以保證數(shù)據(jù)不會(huì)丟失(有些特殊的應(yīng)用中收發(fā)端可以采用大致相同頻率工作時(shí)鐘，但需要在數(shù)據(jù)格式或協(xié)議層面做些特殊處理)。為了把發(fā)送端的時(shí)鐘信息傳遞到接收端以進(jìn)行正確的信號(hào)采樣，數(shù)字總線采用的時(shí)鐘分配方式大體上可以分為3類(lèi)，即并行時(shí)鐘、嵌入式時(shí)鐘、前向時(shí)鐘，各有各的應(yīng)用領(lǐng)域。

時(shí)間偏差的衡量方法。由于信號(hào)邊沿的時(shí)間偏差可能是由于各種因素造成的，有隨機(jī)的噪聲，還有確定性的干擾。所以這個(gè)時(shí)間偏差通常不是一個(gè)恒定值，而是有一定的統(tǒng)計(jì)分布，在不同的應(yīng)用場(chǎng)合這個(gè)測(cè)量的結(jié)果可能是用有效值(RMS)衡量，也可能是用峰-峰值(peak-peak)衡量，更復(fù)雜的場(chǎng)合還會(huì)對(duì)這個(gè)時(shí)間偏差的各個(gè)成分進(jìn)行分解和估計(jì)。因此抖動(dòng)的精確測(cè)量需要大量的樣本以及復(fù)雜的算法。對(duì)抖動(dòng)進(jìn)行衡量和測(cè)量時(shí)，需要特別注意的是，即使對(duì)于同一個(gè)信號(hào)，如果用不同的方法進(jìn)行衡量，得到的抖動(dòng)測(cè)量結(jié)果也可能不一樣，下面是幾種常用的抖動(dòng)測(cè)量項(xiàng)目。數(shù)字信號(hào)的帶寬（Bandwidth）;

數(shù)字信號(hào)基礎(chǔ)單端信號(hào)與差分信號(hào)(Single-end and Differential Signals)

數(shù)字總線大部分使用單端信號(hào)做信號(hào)傳輸，如TTL/CMOS信號(hào)都是單端信號(hào)。所謂單端信號(hào)，是指用一根信號(hào)線的高低電平的變化來(lái)進(jìn)行0、1信息的傳輸，這個(gè)電平的高低變化是相對(duì)于其公共的參考地平面的。單端信號(hào)由于結(jié)構(gòu)簡(jiǎn)單，可以用簡(jiǎn)單的晶體管電路實(shí)現(xiàn)，而且集成度高、功耗低，因此在數(shù)字電路中得到的應(yīng)用。是一個(gè)單端信號(hào)的傳輸模型。

當(dāng)信號(hào)傳輸速率更高時(shí)，為了減小信號(hào)的跳變時(shí)間和功耗，信號(hào)的幅度一般都會(huì)相應(yīng)減小。比如以前大量使用的5V的TTL信號(hào)現(xiàn)在使用越來(lái)越少，更多使用的是3.3V/2.5V/1.8V/1.5V/1.2V的LVTTL電平，但是信號(hào)幅度減小帶來(lái)的問(wèn)題是對(duì)噪聲的容忍能力會(huì)變差一些。進(jìn)一步，很多數(shù)字總線現(xiàn)在需要傳輸更長(zhǎng)的距離，從原來(lái)芯片間的互連變成板卡間的互連甚至設(shè)備間的互連，信號(hào)穿過(guò)不同的設(shè)備時(shí)會(huì)受到更多噪聲的干擾。更極端的情況是收發(fā)端的參考地平面可能也不是等電位的。因此，當(dāng)信號(hào)速率變高、傳輸距離變長(zhǎng)后仍然使用單端的方式進(jìn)行信號(hào)傳輸會(huì)帶來(lái)很大的問(wèn)題。圖1.12是一個(gè)受到嚴(yán)重共模噪聲干擾的單端信號(hào)，對(duì)于這種信號(hào)，無(wú)論接收端的電平判決閾值設(shè)置在哪里都可能造成信號(hào)的誤判。
數(shù)字信號(hào)電平范圍象征的邏輯狀態(tài)；安徽數(shù)字信號(hào)測(cè)試

數(shù)字信號(hào)幅度測(cè)試的定義；重慶數(shù)字信號(hào)測(cè)試參考價(jià)格

數(shù)字信號(hào)的抖動(dòng)(Jitter)

抖動(dòng)的概念

抖動(dòng)(Jitter)是數(shù)字信號(hào)，尤其是高速數(shù)字信號(hào)的一個(gè)非常關(guān)鍵的概念。如圖1.40所 示，抖動(dòng)反映的是數(shù)字信號(hào)偏離其理想位置的時(shí)間偏差。

高頻數(shù)字信號(hào)的比特周期都非常短，一般為幾百ps甚至幾十ps,很小的抖動(dòng)都會(huì)造成信號(hào)采樣位置的變化從而造成數(shù)據(jù)誤判，所以高頻數(shù)字信號(hào)對(duì)于抖動(dòng)都有嚴(yán)格的要求。抖動(dòng)這個(gè)概念說(shuō)起來(lái)簡(jiǎn)單，但實(shí)際上仔細(xì)研究起來(lái)是非常復(fù)雜的，關(guān)于其概念的理解有以下幾個(gè)需要注意的方面：
重慶數(shù)字信號(hào)測(cè)試參考價(jià)格