預(yù)加重是一種在發(fā)送端事先對(duì)發(fā)送信號(hào)的高頻分量進(jìn)行補(bǔ)償?shù)姆椒?，這種方法的實(shí)現(xiàn)是通過增大信號(hào)跳變邊沿后個(gè)比特(跳變比特)的幅度(預(yù)加重)來完成的。比如對(duì)于一個(gè)00111的比特序列來說，做完預(yù)加重后序列里個(gè)1的幅度會(huì)比第二個(gè)和第三個(gè)1的幅度大。由于跳變比特了信號(hào)里的高頻分量，所以這種方法實(shí)際上提高了發(fā)送信號(hào)中高頻信號(hào)的能量。在實(shí)際實(shí)現(xiàn)時(shí)，有時(shí)并不是增加跳變比特的幅度，而是相應(yīng)減小非跳變比特的幅度，減小非跳變比特幅度的這種方法有時(shí)又叫去加重(De-emphasis)。圖1.26反映的是預(yù)加重后信號(hào)波形的變化。

對(duì)于預(yù)加重技術(shù)來說，其對(duì)信號(hào)改善的效果取決于其預(yù)加重的幅度的大小，預(yù)加重的幅度是指經(jīng)過預(yù)加重后跳變比特相對(duì)于非跳變比特幅度的變化。預(yù)加重幅度的計(jì)算公式如圖1.27所示。數(shù)字總線中經(jīng)常使用的預(yù)加重有3.5dB、6dB、9.5dB等。對(duì)于6dB的預(yù)加重來說，相當(dāng)于從發(fā)送端看，跳變比特的電壓幅度是非跳變比特電壓幅度的2倍。 數(shù)字信號(hào)帶寬用每bit占用的時(shí)間間隔的倒數(shù)來近似表示，傳輸速率的單位是bit/s，傳輸速率=傳輸信號(hào)的帶寬。DDR測(cè)試數(shù)字信號(hào)測(cè)試熱線

值得注意的是，在同步電路中，如果要得到穩(wěn)定的邏輯狀態(tài)，對(duì)于采樣時(shí)鐘和信號(hào)間的時(shí)序關(guān)系是有要求的。比如，如果時(shí)鐘的有效邊沿正好對(duì)應(yīng)到數(shù)據(jù)的跳變區(qū)域附近，可能會(huì)采樣到不可靠的邏輯狀態(tài)。數(shù)字電路要得到穩(wěn)定的邏輯狀態(tài)，通常都要求在采樣時(shí)鐘有效邊沿到來時(shí)被采信號(hào)已經(jīng)提前建立一個(gè)新的邏輯狀態(tài)，這個(gè)提前的時(shí)間通常稱為建立時(shí)間(SetupTime);同樣，在采樣時(shí)鐘的有效邊沿到來后，被采信號(hào)還需要保持這個(gè)邏輯狀態(tài)一定時(shí)間以保證采樣數(shù)據(jù)的穩(wěn)定，這個(gè)時(shí)間通常稱為保持時(shí)間(HoldTime)。如圖1.6所示是一個(gè)典型的D觸發(fā)器對(duì)建立和保持時(shí)間的要求。Data信號(hào)在CLK信號(hào)的有效邊沿到來t、前必須建立穩(wěn)定的邏輯狀態(tài)，在CLK有效邊沿到來后還要保持當(dāng)前邏輯狀態(tài)至少tn這么久，否則有可能造成數(shù)據(jù)采樣的錯(cuò)誤。USB測(cè)試數(shù)字信號(hào)測(cè)試聯(lián)系方式數(shù)字信號(hào)處理中的基礎(chǔ)運(yùn)算；

我們經(jīng)常使用到的總線根據(jù)數(shù)據(jù)傳輸方式的不同，可以分為并行總線和串行總線。

并行總線是數(shù)字電路中早也是普遍采用的總線結(jié)構(gòu)。在這種總線上，數(shù)據(jù)線、地址線、控制線等都是并行傳輸，比如要傳輸8位的數(shù)據(jù)寬度，就需要8根數(shù)據(jù)信號(hào)線同時(shí)傳輸；如果要傳輸32位的數(shù)據(jù)寬度，就需要32根數(shù)據(jù)信號(hào)線同時(shí)傳輸。除了數(shù)據(jù)線以外，如果要尋址比較大的地址空間，還需要很多根地址線的組合來不同的地址空間。圖1.7是一個(gè)典型的微處理器的并行總線的工作時(shí)序，其中包含了1根時(shí)鐘線、16根數(shù)據(jù)線、16根地址線以及一些讀寫控制信號(hào)。

要把并行的信號(hào)通過串行總線傳輸，一般需要對(duì)數(shù)據(jù)進(jìn)行并/串轉(zhuǎn)換。為了進(jìn)一步減少傳輸線的數(shù)量和提高傳輸距離，很多高速數(shù)據(jù)總線采用嵌入式時(shí)鐘和8b/10b的數(shù)據(jù)編碼方式。8b/10b編碼由于直流平衡、支持AC耦合、可嵌入時(shí)鐘信息、抗共模干擾能力強(qiáng)、編解碼結(jié)構(gòu)相對(duì)簡(jiǎn)單等優(yōu)點(diǎn)，在很多高速的數(shù)字總線如FiberChannel、PCIe、SATA、USB3.0、DisplayPort、XAUI、RapidIO等接口上得到廣泛應(yīng)用。圖1.20是一路串行的2.5Gbps的8b/10b編碼后的數(shù)據(jù)流以及相應(yīng)的解碼結(jié)果，從中可以明顯看到解出的K28.5等控制碼以及相應(yīng)的數(shù)據(jù)信息。抖動(dòng)是數(shù)字信號(hào)，特別是高速數(shù)字信號(hào)重要的一個(gè)概念，越是高速的信號(hào)，其比特周期越短對(duì)于抖動(dòng)要求就嚴(yán)格；

簡(jiǎn)單的去加重實(shí)現(xiàn)方法是把輸出信號(hào)延時(shí)一個(gè)或多個(gè)比特后乘以一個(gè)加權(quán)系數(shù)并和 原信號(hào)相加。一個(gè)實(shí)現(xiàn)4階去加重的簡(jiǎn)單原理圖。

去加重方法實(shí)際上壓縮了信號(hào)直流電平的幅度，去加重的比例越大，信號(hào)直流電平被壓縮得越厲害，因此去加重的幅度在實(shí)際應(yīng)用中一般很少超過-9.5dB。做完預(yù)加重或者去加重的信號(hào)，如果在信號(hào)的發(fā)送端(TX)直接觀察，并不是理想的眼圖。圖1.31所示是在發(fā)送端看到的一個(gè)帶-3.5dB預(yù)加重的10Gbps的信號(hào)眼圖，從中可以看到有明顯的“雙眼皮”現(xiàn)象。 模擬信號(hào)和數(shù)字信號(hào)的相互轉(zhuǎn)換；DDR測(cè)試數(shù)字信號(hào)測(cè)試熱線

數(shù)字信號(hào)是一種信號(hào)與自變量和因變量的分散。變量通常用整數(shù)表示的，而因變量的數(shù)量有限的數(shù)字表示。DDR測(cè)試數(shù)字信號(hào)測(cè)試熱線

數(shù)字信號(hào)并行總線與串行總線(Parallel and Serial Bus)

雖然隨著技術(shù)的發(fā)展，現(xiàn)代的數(shù)字芯片已經(jīng)集成了越來越多的功能，但是對(duì)于稍微復(fù)雜  一點(diǎn)的系統(tǒng)來說，很多時(shí)候單獨(dú)一個(gè)芯片很難完成所有的工作，這就需要和其他芯片配合起  來工作。比如現(xiàn)在的CPU的處理能力越來越強(qiáng)，很多CPU內(nèi)部甚至集成了顯示處理的功  能，但是仍然需要配合外部的內(nèi)存芯片來存儲(chǔ)臨時(shí)的數(shù)據(jù)，需要配合橋接芯片擴(kuò)展硬盤、 USB等接口；現(xiàn)代的FPGA內(nèi)部也可以集成CPU、DSP、RAM、高速收發(fā)器等，但有些  場(chǎng)合可能還需要配合用的DSP來進(jìn)一步提高浮點(diǎn)處理效率，配合額外的內(nèi)存芯片來擴(kuò)展  存儲(chǔ)空間，配合用的物理層芯片來擴(kuò)展網(wǎng)口、USB等，或者需要多片F(xiàn)PGA互連來提高處  理能力。所有這一切，都需要用到相應(yīng)的總線來實(shí)現(xiàn)多個(gè)數(shù)字芯片間的互連。如果我們把  各個(gè)功能芯片想象成人體的各個(gè)功能，總線就是血脈和經(jīng)絡(luò)，通過這些路徑，各個(gè)功能  模塊間才能進(jìn)行有效的數(shù)據(jù)交換和協(xié)同工作。 DDR測(cè)試數(shù)字信號(hào)測(cè)試熱線