采用這種時鐘恢復(fù)方式后，由于CDR能跟蹤數(shù)據(jù)中的 一 部分低頻抖動，所以數(shù)據(jù)傳輸 中增加的低頻抖動對于接收端采樣影響不大，因此更適于長距離傳輸。(不過由于受到環(huán)路 濾波器帶寬的限制，數(shù)據(jù)線上的高頻抖動仍然會對接收端采樣產(chǎn)生比較大的影響。)

采用嵌入式時鐘的缺點在于電路的復(fù)雜度增加，而且由于數(shù)據(jù)編碼需要一些額外開銷，降低了總線效率。

隨著技術(shù)的發(fā)展，一些對總線效率要求更高的應(yīng)用中開始采用另一種時鐘分配方式，即前向時鐘(ForwardClocking)。前向時鐘的實現(xiàn)得益于DLL(DelayLockedLoop)電路的成熟。DLL電路比較大的好處是可以很方便地用成熟的CMOS工藝大量集成，而且不會增加抖動。

一個前向時鐘的典型應(yīng)用，總線仍然有單獨的時鐘傳輸通路，而與傳統(tǒng)并行總線所不同的是接收端每條信號路徑上都有一個DLL電路。電路開始工作時可以有一個訓(xùn)練的過程，接收端的DLL在訓(xùn)練過程中可以根據(jù)每條鏈路的時延情況調(diào)整時延，從而保證每條數(shù)據(jù)線都有充足的建立/保持時間。 數(shù)字總線采用的時鐘 分配方式大體上可以分為3類，即并行時鐘、嵌入式時鐘、前向時鐘，各有各的應(yīng)用領(lǐng)域。多端口矩陣測試數(shù)字信號測試調(diào)試

簡單的預(yù)加重對信號的頻譜改善并不是完美的，比如其頻率響應(yīng)曲線并不一定與實際 的傳輸通道的損耗曲線相匹配，所以高速率總線會采用階數(shù)更高、更復(fù)雜的預(yù)加重技術(shù)。 圖1.28所示是一個3階的預(yù)加重，其除了對跳變沿后面的第1個比特進(jìn)行預(yù)加重處理外，跳變沿 之后的第2個比特的幅度也有變化。跳變沿后第1個比特的幅度變化有時也叫Post Cursorl,

跳變沿后的第2個比特的幅度變化有時也叫Post Cursor2。有些總線如PCIe3.0,會對跳變 沿前面的1個比特的幅度也進(jìn)行調(diào)整，叫作Pre Cursor1,有時也稱為PreShoot。 北京數(shù)字信號測試商家數(shù)字信號的波形分析（Waveform Analysis）;

數(shù)字信號的抖動(Jitter)

抖動的概念

抖動(Jitter)是數(shù)字信號，尤其是高速數(shù)字信號的一個非常關(guān)鍵的概念。如圖1.40所 示，抖動反映的是數(shù)字信號偏離其理想位置的時間偏差。

高頻數(shù)字信號的比特周期都非常短，一般為幾百ps甚至幾十ps,很小的抖動都會造成信號采樣位置的變化從而造成數(shù)據(jù)誤判，所以高頻數(shù)字信號對于抖動都有嚴(yán)格的要求。抖動這個概念說起來簡單，但實際上仔細(xì)研究起來是非常復(fù)雜的，關(guān)于其概念的理解有以下幾個需要注意的方面：

為了提高串行數(shù)據(jù)傳輸?shù)目煽啃?，現(xiàn)在很多更高速率的數(shù)字接口采用對數(shù)據(jù)進(jìn)行編碼后再做并/串轉(zhuǎn)換的方式。編碼的方式有很多，如8b/9b編碼、8b/10b編碼、64b/66b編碼、128b/130b編碼等，下面以當(dāng)下流行的ANSI8b/10b編碼為例進(jìn)行介紹。

在ANSI8b/10b編碼方式中，8bit的數(shù)據(jù)先通過相應(yīng)的編碼規(guī)則轉(zhuǎn)換成10bit的數(shù)據(jù)，再進(jìn)行并/串轉(zhuǎn)換；接收端收到信號后先把串行數(shù)據(jù)進(jìn)行串/并轉(zhuǎn)換得到10bit的數(shù)據(jù)，再通過10bit到8bit的解碼得到原始傳輸?shù)?bit數(shù)據(jù)。因此，如果發(fā)送端并行側(cè)的數(shù)據(jù)速率是8bit×100Mbps,通過8b/10b編碼和并/串轉(zhuǎn)換后的串行側(cè)的數(shù)據(jù)速率就是1bit×1Gbps。8b/10b編碼方法早由IBM發(fā)明，后來成為ANSI標(biāo)準(zhǔn)的一部分(ANSIX3.230-1994,clause11),并在通信和計算機(jī)總線上廣泛應(yīng)用。表1.1是ANSI8b/10b編碼表的一部分，以數(shù)據(jù)0x00為例， 波形參數(shù)測試室數(shù)字信號測試常用的測量方法，隨著數(shù)字信號速率的提高，波形參數(shù)的測量方法越來越不適用了。

數(shù)字信號并行總線與串行總線(Parallel and Serial Bus)

雖然隨著技術(shù)的發(fā)展，現(xiàn)代的數(shù)字芯片已經(jīng)集成了越來越多的功能，但是對于稍微復(fù)雜  一點的系統(tǒng)來說，很多時候單獨一個芯片很難完成所有的工作，這就需要和其他芯片配合起  來工作。比如現(xiàn)在的CPU的處理能力越來越強(qiáng)，很多CPU內(nèi)部甚至集成了顯示處理的功  能，但是仍然需要配合外部的內(nèi)存芯片來存儲臨時的數(shù)據(jù)，需要配合橋接芯片擴(kuò)展硬盤、 USB等接口；現(xiàn)代的FPGA內(nèi)部也可以集成CPU、DSP、RAM、高速收發(fā)器等，但有些  場合可能還需要配合用的DSP來進(jìn)一步提高浮點處理效率，配合額外的內(nèi)存芯片來擴(kuò)展  存儲空間，配合用的物理層芯片來擴(kuò)展網(wǎng)口、USB等，或者需要多片F(xiàn)PGA互連來提高處  理能力。所有這一切，都需要用到相應(yīng)的總線來實現(xiàn)多個數(shù)字芯片間的互連。如果我們把  各個功能芯片想象成人體的各個功能，總線就是血脈和經(jīng)絡(luò)，通過這些路徑，各個功能  模塊間才能進(jìn)行有效的數(shù)據(jù)交換和協(xié)同工作。 數(shù)字信號是由“0”和“1”。北京數(shù)字信號測試商家

模擬信號和數(shù)字信號的相互轉(zhuǎn)換；多端口矩陣測試數(shù)字信號測試調(diào)試

很多經(jīng)典的處理器采用了并行的總線架構(gòu)。比如大家熟知的51單片機(jī)就采用了8根并行數(shù)據(jù)線和16根地址線；CPU的鼻祖——Intel公司的8086微處理器——**初推出時具有16根并行數(shù)據(jù)線和16根地址線；

現(xiàn)在很多嵌入式系統(tǒng)中多使用的ARM處理器則大部分使用32根數(shù)據(jù)線以及若干根地址線。并行總線的比較大好處是總線的邏輯時序比較簡單，電路實現(xiàn)起來比較容易；但是缺點也是非常明顯的，比如并行總線的信號線數(shù)量非常多，會占用大量的引腳和布線空間，因此芯片和PCB的尺寸很難實現(xiàn)小型化，特別是如果要用電纜進(jìn)行遠(yuǎn)距離傳輸時，由于信號線的數(shù)量非常多，使得電纜變得非常昂貴和笨重。 多端口矩陣測試數(shù)字信號測試調(diào)試

深圳市力恩科技有限公司是以提供實驗室配套，誤碼儀，協(xié)議分析儀，矢量網(wǎng)絡(luò)分析儀為主的有限責(zé)任公司，公司位于深圳市南山區(qū)南頭街道南聯(lián)社區(qū)中山園路9號君翔達(dá)大廈辦公樓A201，成立于2014-04-03，迄今已經(jīng)成長為儀器儀表行業(yè)內(nèi)同類型企業(yè)的佼佼者。公司主要提供一般經(jīng)營項目是：儀器儀表的研發(fā)、租賃、銷售、上門維修；物聯(lián)網(wǎng)產(chǎn)品的研發(fā)及銷售；無源射頻產(chǎn)品的研發(fā)及銷售；電子產(chǎn)品及電子元器件的銷售；儀器儀表、物聯(lián)網(wǎng)、無源射頻產(chǎn)品的相關(guān)技術(shù)咨詢；軟件的研發(fā)以及銷售，軟件技術(shù)咨詢服務(wù)等。等領(lǐng)域內(nèi)的業(yè)務(wù)，產(chǎn)品滿意，服務(wù)可高，能夠滿足多方位人群或公司的需要。將憑借高精尖的系列產(chǎn)品與解決方案，加速推進(jìn)全國儀器儀表產(chǎn)品競爭力的發(fā)展。