抖動的頻率范圍。抖動實際上是時間上的噪聲，其時間偏差的變化頻率可能比較  快也可能比較慢。通常把變化頻率超過10Hz以上的抖動成分稱為jitter,而變化頻率低于  10Hz的抖動成分稱為wander(漂移)。wander主要反映的是時鐘源隨著時間、溫度等的緩  慢變化，影響的是時鐘或定時信號的***精度。在通信或者信號傳輸中，由于收發(fā)雙方都會  采用一定的時鐘架構(gòu)來進行時鐘的分配和同步，緩慢的時鐘漂移很容易被跟蹤上或補償?shù)簦?因此wander對于數(shù)字電路傳輸?shù)恼`碼率影響不大，高速數(shù)字電路測量中關心的主要是高  頻的jitter。數(shù)字信號的波形分析（Waveform Analysis）;山西數(shù)字信號測試系列

采用同步時鐘的電路減少了出現(xiàn)邏輯不確定狀態(tài)的可能性，而且可以減小電路和信號布線時延的累積效應，所以在現(xiàn)代的數(shù)字系統(tǒng)和設備中***采用。采用同步電路以后，數(shù)字電路就以一定的時鐘節(jié)拍工作，我們把數(shù)字信號每秒鐘跳變的比較大速率稱為信號的數(shù)據(jù)速率(BitRate),單位通常是bps(bitspersecond)或者bit/s。大部分并行總線的數(shù)據(jù)速率和系統(tǒng)中時鐘的工作頻率一致，比如某51系列單片機工作在11.0592MHz時鐘下，其數(shù)據(jù)線上的數(shù)據(jù)速率就是11.0592Mbps;也有些特殊的場合采用DDR方式(DoubleDataRate)采樣，數(shù)據(jù)速率是其時鐘工作頻率的2倍，比如某DDR4內(nèi)存芯片，其工作時鐘是1333MHz,其數(shù)據(jù)速率是2666Mbps。還有些高速傳輸?shù)那闆r，比如PCle、USB3.0、SATA、RapidIO、100G以太網(wǎng)等總線，時鐘信息是通過編碼嵌入在數(shù)據(jù)流中，這種情況下雖然在外部看不到有專門的時鐘傳輸通道，但是其工作起來仍然有特定的數(shù)據(jù)速率。山西數(shù)字信號測試系列數(shù)字信號的預加重（Pre-emphasis）;

時域數(shù)字信號轉(zhuǎn)換得到的頻域信號如果起來，則可以復現(xiàn)原來的時域信號。

描繪了直流頻率分量加上基頻頻率分量與直流頻域分量加上基頻和3倍頻頻率分量，以及5倍頻率分量成的時域信號之間的差別，我們可以看到不同頻域分量的所造成的時域信號邊沿的差別。頻域里包含的頻域分量越多，這些頻域分量成的時域信號越接近 真實的數(shù)字信號，高頻諧波分量主要影響信號邊沿時間，低頻的分量影響幅度。當然，如果 時域數(shù)字信號轉(zhuǎn)變岀的一個個頻率點的正弦波都疊加起來，則可以完全復現(xiàn)原來的時域 數(shù)字信號。其中復原信號的不連續(xù)點的震蕩被稱為吉布斯震蕩現(xiàn)象。

數(shù)據(jù)經(jīng)過8b/10b編碼后有以下優(yōu)點：

(1)有足夠多的跳變沿，可以從數(shù)據(jù)中進行時鐘恢復。正常傳輸?shù)臄?shù)據(jù)中可能會有比較長的連續(xù)的0或者連續(xù)的1,而進行完8b/10b編碼后，其編碼規(guī)則保證了編碼后的數(shù)據(jù)流中不會出現(xiàn)超過5個連續(xù)的0或1,信號中會出現(xiàn)足夠多的跳變沿，因此可以采用嵌入式的時鐘方式，即接收端可以從數(shù)據(jù)流中通過PLL電路直接恢復時鐘，不需要專門的時鐘傳輸通道。

(2)直流平衡，可以采用AC耦合方式。經(jīng)過編碼后數(shù)據(jù)中不會出現(xiàn)連續(xù)的0或者1, 但還是有可能在某個時間段內(nèi)0或者1的數(shù)量偏多一些。從上面的編碼表中我們可以看 到，同一個Byte對應有正、負兩組10bit的編碼， 一個編碼中1的數(shù)量多一些，另一個編碼中 0 的數(shù)量多一些。數(shù)據(jù)在對當前的Byte進行8b/10b編碼傳輸時，會根據(jù)前面歷史傳輸?shù)?數(shù)據(jù)中正負bit的數(shù)量來選擇使用哪一組編碼，從而可以保證總線上正負bit的數(shù)量在任何 時刻基本都是平衡的，也就是直流點不會發(fā)生大的變化。直流點平衡以后，在信號傳輸?shù)穆?徑上我們就可以采用AC耦合方式(常用的方法是在發(fā)送端或接收端串接隔直電容),這  樣信號對于收發(fā)端的地電平變化和共模噪聲的抵抗能力進一步增強，可以傳輸更遠的距離。 數(shù)字信號的建立/保持時間（Setup/Hold Time）;

由于真正的預加重電路在實現(xiàn)時需要有相應的放大電路來增加跳變比特的幅度，電路  比較復雜而且增加系統(tǒng)功耗，所以在實際應用時更多采用去加重的方式。去加重技術不是  增大跳變比特的幅度，而是減小非跳變比特的幅度，從而得到和預加重類似的信號波形。 圖 1.29是對一個10Gbps的信號進行-3.5dB的去加重后對頻譜的影響?？梢钥吹?，去加  重主要是通過壓縮信號的直流和低頻分量(長0 或者長 1  的比特流),從而改善其在傳輸過  程中可 能造成的對短0或者短1 比特的影響。傳輸線對數(shù)字信號的影響；PCI-E測試數(shù)字信號測試故障

數(shù)字此案好的上升時間（Rising Time）;山西數(shù)字信號測試系列

這種方法由于不需要單獨的時鐘走線，各對差分線可以采用各自的CDR電路，所以對各對線的等長要求不太嚴格(即使要求嚴格也很容易實現(xiàn)，因為走線數(shù)量減少，而且信號都是點對點傳輸)。為了把時鐘信息嵌在數(shù)據(jù)流里，需要對數(shù)據(jù)進行編碼，比較常用的編碼方式有ANSI的8b/10b編碼、64b/66b編碼、曼徹斯特編碼、特殊的數(shù)據(jù)編碼以及對數(shù)據(jù)進行加擾等。

嵌入式時鐘結(jié)構(gòu)的關鍵在于CDR電路，CDR的工作原理如圖1.17所示。CDR通常用一個PLL電路實現(xiàn)，可以從數(shù)據(jù)中提取時鐘。PLL電路通過鑒相器(PhaseDetector)比較輸入信號和本地VCO(壓控振蕩器)間的相差，并把相差信息通過環(huán)路濾波器(Filter)濾波后轉(zhuǎn)換成低頻的對VCO的控制電壓信號，通過不斷的比較和調(diào)整終實現(xiàn)本地VCO對輸入信號的時鐘鎖定。 山西數(shù)字信號測試系列

深圳市力恩科技有限公司一直專注于一般經(jīng)營項目是：儀器儀表的研發(fā)、租賃、銷售、上門維修；物聯(lián)網(wǎng)產(chǎn)品的研發(fā)及銷售；無源射頻產(chǎn)品的研發(fā)及銷售；電子產(chǎn)品及電子元器件的銷售；儀器儀表、物聯(lián)網(wǎng)、無源射頻產(chǎn)品的相關技術咨詢；軟件的研發(fā)以及銷售，軟件技術咨詢服務等。，是一家儀器儀表的企業(yè)，擁有自己**的技術體系。公司目前擁有專業(yè)的技術員工，為員工提供廣闊的發(fā)展平臺與成長空間，為客戶提供高質(zhì)的產(chǎn)品服務，深受員工與客戶好評。深圳市力恩科技有限公司主營業(yè)務涵蓋實驗室配套，誤碼儀/示波器，矢量網(wǎng)絡分析儀，協(xié)議分析儀，堅持“質(zhì)量保證、良好服務、顧客滿意”的質(zhì)量方針，贏得廣大客戶的支持和信賴。一直以來公司堅持以客戶為中心、實驗室配套，誤碼儀/示波器，矢量網(wǎng)絡分析儀，協(xié)議分析儀市場為導向，重信譽，保質(zhì)量，想客戶之所想，急用戶之所急，全力以赴滿足客戶的一切需要。