這種方法由于不需要單獨(dú)的時(shí)鐘走線,各對(duì)差分線可以采用各自的CDR電路,所以對(duì)各對(duì)線的等長(zhǎng)要求不太嚴(yán)格(即使要求嚴(yán)格也很容易實(shí)現(xiàn),因?yàn)樽呔€數(shù)量減少,而且信號(hào)都是點(diǎn)對(duì)點(diǎn)傳輸)。為了把時(shí)鐘信息嵌在數(shù)據(jù)流里,需要對(duì)數(shù)據(jù)進(jìn)行編碼,比較常用的編碼方式有ANSI的8b/10b編碼、64b/66b編碼、曼徹斯特編碼、特殊的數(shù)據(jù)編碼以及對(duì)數(shù)據(jù)進(jìn)行加擾等。
嵌入式時(shí)鐘結(jié)構(gòu)的關(guān)鍵在于CDR電路,CDR的工作原理如圖1.17所示。CDR通常用一個(gè)PLL電路實(shí)現(xiàn),可以從數(shù)據(jù)中提取時(shí)鐘。PLL電路通過(guò)鑒相器(PhaseDetector)比較輸入信號(hào)和本地VCO(壓控振蕩器)間的相差,并把相差信息通過(guò)環(huán)路濾波器(Filter)濾波后轉(zhuǎn)換成低頻的對(duì)VCO的控制電壓信號(hào),通過(guò)不斷的比較和調(diào)整終實(shí)現(xiàn)本地VCO對(duì)輸入信號(hào)的時(shí)鐘鎖定。 數(shù)字信號(hào)的建立/保持時(shí)間(Setup/Hold Time);湖南數(shù)字信號(hào)測(cè)試維保
采用同步時(shí)鐘的電路減少了出現(xiàn)邏輯不確定狀態(tài)的可能性,而且可以減小電路和信號(hào)布線時(shí)延的累積效應(yīng),所以在現(xiàn)代的數(shù)字系統(tǒng)和設(shè)備中***采用。采用同步電路以后,數(shù)字電路就以一定的時(shí)鐘節(jié)拍工作,我們把數(shù)字信號(hào)每秒鐘跳變的比較大速率稱為信號(hào)的數(shù)據(jù)速率(BitRate),單位通常是bps(bitspersecond)或者bit/s。大部分并行總線的數(shù)據(jù)速率和系統(tǒng)中時(shí)鐘的工作頻率一致,比如某51系列單片機(jī)工作在11.0592MHz時(shí)鐘下,其數(shù)據(jù)線上的數(shù)據(jù)速率就是11.0592Mbps;也有些特殊的場(chǎng)合采用DDR方式(DoubleDataRate)采樣,數(shù)據(jù)速率是其時(shí)鐘工作頻率的2倍,比如某DDR4內(nèi)存芯片,其工作時(shí)鐘是1333MHz,其數(shù)據(jù)速率是2666Mbps。還有些高速傳輸?shù)那闆r,比如PCle、USB3.0、SATA、RapidIO、100G以太網(wǎng)等總線,時(shí)鐘信息是通過(guò)編碼嵌入在數(shù)據(jù)流中,這種情況下雖然在外部看不到有專門的時(shí)鐘傳輸通道,但是其工作起來(lái)仍然有特定的數(shù)據(jù)速率。寧夏校準(zhǔn)數(shù)字信號(hào)測(cè)試什么是數(shù)字信號(hào)(DigitalSignal);
基本上可以看到數(shù)字信號(hào)的頻域分量大部分集中在1/7U,這個(gè)頻率以下,我們可以將這個(gè)頻率稱之為信號(hào)的帶寬,工程上可以近似為0.35/0,當(dāng)對(duì)設(shè)計(jì)要求嚴(yán)格的時(shí)候,也可近似為0.5/rro
也就是說(shuō),疊加信號(hào)帶寬(0.35/。)以下的頻率分量基本上可以復(fù)現(xiàn)邊沿時(shí)間是tr的數(shù)字時(shí);域波形信號(hào)。這個(gè)頻率通常也叫作轉(zhuǎn)折頻率或截止頻率(Fknee或cutofffrequency)
*信號(hào)的能量大部分集中在信號(hào)帶寬以下,意味著我們?cè)诳紤]這個(gè)信號(hào)的傳輸效應(yīng)時(shí),主要關(guān)注比較高頻率可以到信號(hào)的帶寬。
所以,假如在數(shù)字信號(hào)的傳輸過(guò)程中可以保證在信號(hào)的帶寬(0.35億)以下的頻率分量(模擬信號(hào))經(jīng)過(guò)互連路徑的質(zhì)量,則我們可以保證接收到比較完整的數(shù)字信號(hào)。
然而,我們會(huì)在下面看到在考慮信號(hào)完整性問(wèn)題時(shí)由于傳輸路徑阻抗不連續(xù)對(duì)信號(hào)的反射,損耗隨頻率的增加而增加的特性等因素,這些頻率分量在傳輸時(shí)會(huì)有畸變,從而造成接收到的各個(gè)頻率的分量疊加在時(shí)并不能完全保證復(fù)現(xiàn)原有的時(shí)域的數(shù)字信號(hào)。
抖動(dòng)的頻率范圍。抖動(dòng)實(shí)際上是時(shí)間上的噪聲,其時(shí)間偏差的變化頻率可能比較 快也可能比較慢。通常把變化頻率超過(guò)10Hz以上的抖動(dòng)成分稱為jitter,而變化頻率低于 10Hz的抖動(dòng)成分稱為wander(漂移)。wander主要反映的是時(shí)鐘源隨著時(shí)間、溫度等的緩 慢變化,影響的是時(shí)鐘或定時(shí)信號(hào)的***精度。在通信或者信號(hào)傳輸中,由于收發(fā)雙方都會(huì) 采用一定的時(shí)鐘架構(gòu)來(lái)進(jìn)行時(shí)鐘的分配和同步,緩慢的時(shí)鐘漂移很容易被跟蹤上或補(bǔ)償?shù)簦?因此wander對(duì)于數(shù)字電路傳輸?shù)恼`碼率影響不大,高速數(shù)字電路測(cè)量中關(guān)心的主要是高 頻的jitter。數(shù)字信號(hào)有哪些出來(lái)方式;
數(shù)字信號(hào)的預(yù)加重(Pre-emphasis)
如前所述,很多常用的電路板材料或者電纜在高頻時(shí)都會(huì)呈現(xiàn)出高損耗的特性。目前的高速串行總線速度不斷提升,使得流行的電路板材料達(dá)到極限從而對(duì)信號(hào)有較大的損耗,這可能導(dǎo)致接收端的信號(hào)極其惡劣以至于無(wú)法正確還原和解碼信號(hào),從而出現(xiàn)傳輸誤碼。如果我們觀察高速的數(shù)字信號(hào)經(jīng)過(guò)長(zhǎng)的傳輸通道傳輸后到達(dá)接收端的眼圖,它可能是閉合的或者接近閉合的。因此工程師可以有兩種選擇:一種是在設(shè)計(jì)中使用較為昂貴的電路板材料;另一種是仍然沿用現(xiàn)有材料,但采用某種技術(shù)來(lái)補(bǔ)償傳輸通道的損耗影響??紤]到在高速率的情況下低損耗的電路板材料和電纜的成本過(guò)高,我們通常會(huì)優(yōu)先嘗試相應(yīng)的信號(hào)補(bǔ)償技術(shù),預(yù)加重(Pre-emphasis)和均衡就是高速數(shù)字電路中常用的兩種信號(hào)補(bǔ)償技術(shù)。
抖動(dòng)是數(shù)字信號(hào),特別是高速數(shù)字信號(hào)重要的一個(gè)概念,越是高速的信號(hào),其比特周期越短對(duì)于抖動(dòng)要求就嚴(yán)格;福建數(shù)字信號(hào)測(cè)試DDR測(cè)試
數(shù)字信號(hào)是指用一組特殊的狀態(tài)來(lái)描述信號(hào);湖南數(shù)字信號(hào)測(cè)試維保
數(shù)字信號(hào)的時(shí)鐘分配(ClockDistribution)
前面講過(guò),對(duì)于數(shù)字電路來(lái)說(shuō),目前絕大部分的場(chǎng)合都是采用同步邏輯電路,而同步邏輯電路中必不可少的就是時(shí)鐘。數(shù)字信號(hào)的可靠傳輸依賴于準(zhǔn)確的時(shí)鐘采樣,一般情況下發(fā)送端和接收端都需要使用相同頻率的工作時(shí)鐘才可以保證數(shù)據(jù)不會(huì)丟失(有些特殊的應(yīng)用中收發(fā)端可以采用大致相同頻率工作時(shí)鐘,但需要在數(shù)據(jù)格式或協(xié)議層面做些特殊處理)。為了把發(fā)送端的時(shí)鐘信息傳遞到接收端以進(jìn)行正確的信號(hào)采樣,數(shù)字總線采用的時(shí)鐘分配方式大體上可以分為3類,即并行時(shí)鐘、嵌入式時(shí)鐘、前向時(shí)鐘,各有各的應(yīng)用領(lǐng)域。 湖南數(shù)字信號(hào)測(cè)試維保
深圳市力恩科技有限公司是一家集研發(fā)、生產(chǎn)、咨詢、規(guī)劃、銷售、服務(wù)于一體的服務(wù)型企業(yè)。公司成立于2014-04-03,多年來(lái)在實(shí)驗(yàn)室配套,誤碼儀/示波器,矢量網(wǎng)絡(luò)分析儀,協(xié)議分析儀行業(yè)形成了成熟、可靠的研發(fā)、生產(chǎn)體系??藙诘履壳巴瞥隽藢?shí)驗(yàn)室配套,誤碼儀/示波器,矢量網(wǎng)絡(luò)分析儀,協(xié)議分析儀等多款產(chǎn)品,已經(jīng)和行業(yè)內(nèi)多家企業(yè)建立合作伙伴關(guān)系,目前產(chǎn)品已經(jīng)應(yīng)用于多個(gè)領(lǐng)域。我們堅(jiān)持技術(shù)創(chuàng)新,把握市場(chǎng)關(guān)鍵需求,以重心技術(shù)能力,助力儀器儀表發(fā)展。深圳市力恩科技有限公司每年將部分收入投入到實(shí)驗(yàn)室配套,誤碼儀/示波器,矢量網(wǎng)絡(luò)分析儀,協(xié)議分析儀產(chǎn)品開(kāi)發(fā)工作中,也為公司的技術(shù)創(chuàng)新和人材培養(yǎng)起到了很好的推動(dòng)作用。公司在長(zhǎng)期的生產(chǎn)運(yùn)營(yíng)中形成了一套完善的科技激勵(lì)政策,以激勵(lì)在技術(shù)研發(fā)、產(chǎn)品改進(jìn)等。深圳市力恩科技有限公司以市場(chǎng)為導(dǎo)向,以創(chuàng)新為動(dòng)力。不斷提升管理水平及實(shí)驗(yàn)室配套,誤碼儀/示波器,矢量網(wǎng)絡(luò)分析儀,協(xié)議分析儀產(chǎn)品質(zhì)量。本公司以良好的商品品質(zhì)、誠(chéng)信的經(jīng)營(yíng)理念期待您的到來(lái)!
建立時(shí)間和保持時(shí)間加起來(lái)的時(shí)間稱為建立/保持時(shí)間窗口,是接收端對(duì)于信號(hào)保持在 同一個(gè)邏輯狀態(tài)的**小的時(shí)間要求。數(shù)字信號(hào)的比特寬度如果窄于這個(gè)時(shí)間窗口就肯定無(wú) 法同時(shí)滿足建立時(shí)間和保持時(shí)間的要求,所以接收端對(duì)于建立/保持時(shí)間窗口大小的要求實(shí) 際上決定了這個(gè)電路能夠工作的比較高的數(shù)據(jù)速率。通常工 作速率高一些的芯片,很短的建 立時(shí)間、保持時(shí)間就可以保證電路可靠工作,而工作速率低一 些的芯片則會(huì)要求比較長(zhǎng)的建 立時(shí)間和保持時(shí)間。 另外要注意的是, 一個(gè)數(shù)字電路能夠可靠工作的比較高數(shù)據(jù)速率不僅取決于接收端對(duì)于 建立/保持時(shí)間的要求,輸出端的上升時(shí)間過(guò)緩、輸出幅度偏小、信號(hào)和時(shí)鐘中有抖動(dòng)、信...