(2)理想的跳變位置。抖動(dòng)是個(gè)相對(duì)的時(shí)間量,怎么確定信號(hào)的理想的跳變位置對(duì)于 抖動(dòng)的測(cè)量結(jié)果有很關(guān)鍵的影響。對(duì)于時(shí)鐘信號(hào)的測(cè)量,我們通常關(guān)心的是時(shí)鐘信號(hào)是否 精確地等間隔,因此這個(gè)理想位置通常是從被測(cè)信號(hào)中提取的一個(gè)等周期分布時(shí)鐘的跳變 沿;而對(duì)于數(shù)據(jù)信號(hào)的測(cè)量,我們關(guān)心的是這個(gè)信號(hào)相對(duì)于其時(shí)鐘的位置跳變,因此這個(gè)理 想跳變位置就是其時(shí)鐘有效沿的跳變位置。對(duì)于很多采用嵌入式時(shí)鐘的高速數(shù)字電路來(lái) 說(shuō),由于沒(méi)有專(zhuān)門(mén)的時(shí)鐘傳輸通道,情況要更復(fù)雜一些,這時(shí)的理想跳變位置通常是指用一 個(gè)特定的時(shí)鐘恢復(fù)電路(可能是硬件的也可能是軟件的)從數(shù)據(jù)中恢復(fù)出的時(shí)鐘的有效跳 變沿。幅度測(cè)量是數(shù)字信號(hào)常用的測(cè)量,也是很多其他參數(shù)側(cè)魯昂的基礎(chǔ)。湖北數(shù)字信號(hào)測(cè)試推薦貨源
(1)抖動(dòng)的頻率范圍。抖動(dòng)實(shí)際上是時(shí)間上的噪聲,其時(shí)間偏差的變化頻率可能比較 快也可能比較慢。通常把變化頻率超過(guò)10Hz以上的抖動(dòng)成分稱(chēng)為jitter,而變化頻率低于 10Hz的抖動(dòng)成分稱(chēng)為wander(漂移)。wander主要反映的是時(shí)鐘源隨著時(shí)間、溫度等的緩 慢變化,影響的是時(shí)鐘或定時(shí)信號(hào)的***精度。在通信或者信號(hào)傳輸中,由于收發(fā)雙方都會(huì) 采用一定的時(shí)鐘架構(gòu)來(lái)進(jìn)行時(shí)鐘的分配和同步,緩慢的時(shí)鐘漂移很容易被跟蹤上或補(bǔ)償?shù)簦?因此wander對(duì)于數(shù)字電路傳輸?shù)恼`碼率影響不大,高速數(shù)字電路測(cè)量中關(guān)心的主要是高 頻的jitter。機(jī)械數(shù)字信號(hào)測(cè)試規(guī)格尺寸上升時(shí)間是數(shù)字信號(hào)另一個(gè)非常關(guān)鍵的參數(shù),它反映了一個(gè)數(shù)字信號(hào)在電平切換時(shí)邊沿變化的快慢。
這種方法由于不需要單獨(dú)的時(shí)鐘走線,各對(duì)差分線可以采用各自的CDR電路,所以對(duì)各對(duì)線的等長(zhǎng)要求不太嚴(yán)格(即使要求嚴(yán)格也很容易實(shí)現(xiàn),因?yàn)樽呔€數(shù)量減少,而且信號(hào)都是點(diǎn)對(duì)點(diǎn)傳輸)。為了把時(shí)鐘信息嵌在數(shù)據(jù)流里,需要對(duì)數(shù)據(jù)進(jìn)行編碼,比較常用的編碼方式有ANSI的8b/10b編碼、64b/66b編碼、曼徹斯特編碼、特殊的數(shù)據(jù)編碼以及對(duì)數(shù)據(jù)進(jìn)行加擾等。
嵌入式時(shí)鐘結(jié)構(gòu)的關(guān)鍵在于CDR電路,CDR的工作原理如圖1.17所示。CDR通常用一個(gè)PLL電路實(shí)現(xiàn),可以從數(shù)據(jù)中提取時(shí)鐘。PLL電路通過(guò)鑒相器(PhaseDetector)比較輸入信號(hào)和本地VCO(壓控振蕩器)間的相差,并把相差信息通過(guò)環(huán)路濾波器(Filter)濾波后轉(zhuǎn)換成低頻的對(duì)VCO的控制電壓信號(hào),通過(guò)不斷的比較和調(diào)整終實(shí)現(xiàn)本地VCO對(duì)輸入信號(hào)的時(shí)鐘鎖定。
我們經(jīng)常使用到的總線根據(jù)數(shù)據(jù)傳輸方式的不同,可以分為并行總線和串行總線。
并行總線是數(shù)字電路中早也是普遍采用的總線結(jié)構(gòu)。在這種總線上,數(shù)據(jù)線、地址線、控制線等都是并行傳輸,比如要傳輸8位的數(shù)據(jù)寬度,就需要8根數(shù)據(jù)信號(hào)線同時(shí)傳輸;如果要傳輸32位的數(shù)據(jù)寬度,就需要32根數(shù)據(jù)信號(hào)線同時(shí)傳輸。除了數(shù)據(jù)線以外,如果要尋址比較大的地址空間,還需要很多根地址線的組合來(lái)不同的地址空間。圖1.7是一個(gè)典型的微處理器的并行總線的工作時(shí)序,其中包含了1根時(shí)鐘線、16根數(shù)據(jù)線、16根地址線以及一些讀寫(xiě)控制信號(hào)。 抖動(dòng)是數(shù)字信號(hào),特別是高速數(shù)字信號(hào)重要的一個(gè)概念,越是高速的信號(hào),其比特周期越短對(duì)于抖動(dòng)要求就嚴(yán)格;
基本上可以看到數(shù)字信號(hào)的頻域分量大部分集中在1/7U,這個(gè)頻率以下,我們可以將這個(gè)頻率稱(chēng)之為信號(hào)的帶寬,工程上可以近似為0.35/0,當(dāng)對(duì)設(shè)計(jì)要求嚴(yán)格的時(shí)候,也可近似為0.5/rro
也就是說(shuō),疊加信號(hào)帶寬(0.35/。)以下的頻率分量基本上可以復(fù)現(xiàn)邊沿時(shí)間是tr的數(shù)字時(shí);域波形信號(hào)。這個(gè)頻率通常也叫作轉(zhuǎn)折頻率或截止頻率(Fknee或cutofffrequency)
*信號(hào)的能量大部分集中在信號(hào)帶寬以下,意味著我們?cè)诳紤]這個(gè)信號(hào)的傳輸效應(yīng)時(shí),主要關(guān)注比較高頻率可以到信號(hào)的帶寬。
所以,假如在數(shù)字信號(hào)的傳輸過(guò)程中可以保證在信號(hào)的帶寬(0.35億)以下的頻率分量(模擬信號(hào))經(jīng)過(guò)互連路徑的質(zhì)量,則我們可以保證接收到比較完整的數(shù)字信號(hào)。
然而,我們會(huì)在下面看到在考慮信號(hào)完整性問(wèn)題時(shí)由于傳輸路徑阻抗不連續(xù)對(duì)信號(hào)的反射,損耗隨頻率的增加而增加的特性等因素,這些頻率分量在傳輸時(shí)會(huì)有畸變,從而造成接收到的各個(gè)頻率的分量疊加在時(shí)并不能完全保證復(fù)現(xiàn)原有的時(shí)域的數(shù)字信號(hào)。 數(shù)字信號(hào)抖動(dòng)的成因(Root Cause of Jitter);湖北數(shù)字信號(hào)測(cè)試推薦貨源
模擬信號(hào)和數(shù)字信號(hào)的差異;湖北數(shù)字信號(hào)測(cè)試推薦貨源
通常情況下預(yù)加重技術(shù)使用在信號(hào)的發(fā)送端,通過(guò)預(yù)先對(duì)信號(hào)的高頻分量進(jìn)行增強(qiáng)來(lái) 補(bǔ)償傳輸通道的損耗。預(yù)加重技術(shù)由于實(shí)現(xiàn)起來(lái)相對(duì)簡(jiǎn)單,所以在很多數(shù)據(jù)速率超過(guò) 1Gbps 的總線中使用,比如PCle,SATA 、USB3 .0 、Displayport等總線中都有使用。當(dāng) 信號(hào)速率進(jìn)一步提高以后,傳輸通道的高頻損耗更加嚴(yán)重,靠發(fā)送端的預(yù)加重已經(jīng)不太 夠用,所以很多高速總線除了對(duì)預(yù)加重的階數(shù)進(jìn)一步提高以外,還會(huì)在接收端采用復(fù)雜的均 衡技術(shù),比如PCle3.0 、SATA Gen3 、USB3.0 、Displayport HBR2 、10GBase-KR等總線中都 在接收端采用了均衡技術(shù)。采用了這些技術(shù)后,F(xiàn)R-4等傳統(tǒng)廉價(jià)的電路板材料也可以應(yīng)用 于高速的數(shù)字信號(hào)傳輸中,從而節(jié)約了系統(tǒng)實(shí)現(xiàn)的成本。湖北數(shù)字信號(hào)測(cè)試推薦貨源
深圳市力恩科技有限公司主營(yíng)品牌有克勞德,發(fā)展規(guī)模團(tuán)隊(duì)不斷壯大,該公司貿(mào)易型的公司。公司是一家有限責(zé)任公司企業(yè),以誠(chéng)信務(wù)實(shí)的創(chuàng)業(yè)精神、專(zhuān)業(yè)的管理團(tuán)隊(duì)、踏實(shí)的職工隊(duì)伍,努力為廣大用戶提供***的產(chǎn)品。公司始終堅(jiān)持客戶需求優(yōu)先的原則,致力于提供高質(zhì)量的實(shí)驗(yàn)室配套,誤碼儀,協(xié)議分析儀,矢量網(wǎng)絡(luò)分析儀。力恩科技以創(chuàng)造***產(chǎn)品及服務(wù)的理念,打造高指標(biāo)的服務(wù),引導(dǎo)行業(yè)的發(fā)展。
建立時(shí)間和保持時(shí)間加起來(lái)的時(shí)間稱(chēng)為建立/保持時(shí)間窗口,是接收端對(duì)于信號(hào)保持在 同一個(gè)邏輯狀態(tài)的**小的時(shí)間要求。數(shù)字信號(hào)的比特寬度如果窄于這個(gè)時(shí)間窗口就肯定無(wú) 法同時(shí)滿足建立時(shí)間和保持時(shí)間的要求,所以接收端對(duì)于建立/保持時(shí)間窗口大小的要求實(shí) 際上決定了這個(gè)電路能夠工作的比較高的數(shù)據(jù)速率。通常工 作速率高一些的芯片,很短的建 立時(shí)間、保持時(shí)間就可以保證電路可靠工作,而工作速率低一 些的芯片則會(huì)要求比較長(zhǎng)的建 立時(shí)間和保持時(shí)間。 另外要注意的是, 一個(gè)數(shù)字電路能夠可靠工作的比較高數(shù)據(jù)速率不僅取決于接收端對(duì)于 建立/保持時(shí)間的要求,輸出端的上升時(shí)間過(guò)緩、輸出幅度偏小、信號(hào)和時(shí)鐘中有抖動(dòng)、信...