自動(dòng)化一致性測試

因?yàn)镈DR3總線測試信號(hào)多，測試參數(shù)多，測試工作量非常大，所以如果不使用自動(dòng)化 的方案，則按Jedec規(guī)范完全測完要求的參數(shù)可能需要7?14天。提供了全自動(dòng)的DDR測試 軟件，包括：支持DDR2/LPDDR2的N5413B軟件；支持DDR3/LPDDR3的U7231B軟件； 支持DDR4的N6462A軟件。DDR測試軟件的使用非常簡便，用戶只需要 按順序選擇好測試速率、測試項(xiàng)目并根據(jù)提示進(jìn)行參數(shù)設(shè)置和連接，然后運(yùn)行測試軟件即可。 DDR4測試軟件使用界面的例子。 DDR2 3 4物理層一致性測試；甘肅DDR一致性測試銷售電話

以上只是 一 些進(jìn)行DDR讀/寫信號(hào)分離的常用方法，根據(jù)不同的信號(hào)情況可以做選 擇。對(duì)于DDR信號(hào)的 一 致性測試來說，用戶還可以選擇另外的方法，比如根據(jù)建立/保持 時(shí)間的不同進(jìn)行分離或者基于CA信號(hào)突發(fā)時(shí)延的方法(CA高接下來對(duì)應(yīng)讀操作，CA低 接下來對(duì)應(yīng)寫操作)等，甚至未來有可能采用一些機(jī)器學(xué)習(xí)(Machine Learning)的方法對(duì) 讀/寫信號(hào)進(jìn)行判別。讀時(shí)序和寫時(shí)序波形分離出來以后，就可以方便地進(jìn)行波形參數(shù)或者 眼圖模板的測量。

克勞德高速數(shù)字信號(hào)測試實(shí)驗(yàn)室 江蘇DDR一致性測試聯(lián)系人DDR地址、命令總線的一致性測試。

DDR-致性測試探測和夾具

DDR的信號(hào)速率都比較高，要進(jìn)行可靠的測量，通常推薦的探頭連接方式是使用焊接式 探頭。還有許多很難在PCB板上找到相應(yīng)的測試焊盤的情況（比如釆用盲埋孔或雙面BGA 焊接的情況），所以Agilent還提供了不同種類的BGA探頭，通過對(duì)板子做重新焊接將BGA 的Adapter焊接在DDR的memory chip和PCB板中間，并將信號(hào)引出。DDR3的 BGA探頭的焊接例子。

DDR是需要進(jìn)行信號(hào)完整性測試的總線中復(fù)雜的總線，不僅走線多、探測困難，而且 時(shí)序復(fù)雜，各種操作交織在一起。本文分別從時(shí)鐘、地址、命令、數(shù)據(jù)總線方面介紹信號(hào)完 整性一致性測試的一些要點(diǎn)和方法，也介紹了自動(dòng)化測試軟件和測試夾具,但是真正測試DDR 總線仍然是一件比較有挑戰(zhàn)的事情。

由于讀/寫時(shí)序不一樣造成的另一個(gè)問題是眼圖的測量。在DDR3及之前的規(guī)范中沒 有要求進(jìn)行眼圖測試，但是很多時(shí)候眼圖測試是一種快速、直觀衡量信號(hào)質(zhì)量的方法，所以 許多用戶希望通過眼圖來評(píng)估信號(hào)質(zhì)量。而對(duì)于DDR4的信號(hào)來說，由于時(shí)間和幅度的余量更小，必須考慮隨機(jī)抖動(dòng)和隨機(jī)噪聲帶來的誤碼率的影響，而不是做簡單的建立/保  持時(shí)間的測量。因此在DDR4的測試要求中，就需要像很多高速串行總線一樣對(duì)信號(hào)疊加  生成眼圖，并根據(jù)誤碼率要求進(jìn)行隨機(jī)成分的外推，然后與要求的小信號(hào)張開窗口(類似  模板)進(jìn)行比較。圖5 . 8是DDR4規(guī)范中建議的眼圖張開窗口的測量方法(參考資料： JEDEC     STANDARD    DDR4     SDRAM,JESD79-4)。DDR3 和 LPDDR3 一致性測試應(yīng)用軟件。

DDR總線概覽

從測試角度看，因?yàn)镈QS和DQ都是三態(tài)信 號(hào)，在PCB走線上雙向傳輸。在讀操作時(shí)，DQS信號(hào)的邊沿在時(shí)序上與DQ的信號(hào)邊沿處對(duì) 齊，而在寫操作時(shí)，DQS信號(hào)的邊沿在時(shí)序上與DQ信號(hào)的中心處對(duì)齊，參考圖7-132,這給 測試驗(yàn)證帶來了巨大的挑戰(zhàn)：把讀信號(hào)與寫信號(hào)分開是非常困難的！

址/命令總線是時(shí)鐘的上升沿有效，其中，命令由/CS （片選）、/RAS、 /CAS、/WE （寫使能）決定，比如讀命令為LHLH,寫命令為LHLL等。操作命令有很多， 主要是 NOP （空操作）、Active （）、Write> Read^ Precharge （Bank 關(guān)閉）、Auto Refresh 或Self Refresh （自動(dòng)刷新或自刷新）等（詳細(xì)內(nèi)容請(qǐng)參考《Jedec規(guī)范JESD79）））。數(shù)據(jù)總 線由DQS的上升沿和下降沿判斷數(shù)據(jù)DQ的0與1。

DDR總線PCB走線多，速度快，時(shí)序和操作命令復(fù)雜，很容易出現(xiàn)失效問題，為此我 們經(jīng)常用示波器進(jìn)行DDR總線的信號(hào)完整性測試和分析。通常的測試內(nèi)容包括：時(shí)鐘總線的 信號(hào)完整性測試分析；地址、命令總線的信號(hào)完整性測試分析；數(shù)據(jù)總線的信號(hào)完整性測試 分析。下面從這三個(gè)方面分別討論DDR總線的信號(hào)完整性測試和分析技術(shù)。 DDR 設(shè)計(jì)和測試解決方案；江蘇DDR一致性測試聯(lián)系人

擴(kuò)展 DDR5 發(fā)射機(jī)合規(guī)性測試軟件的功能。甘肅DDR一致性測試銷售電話

DDR的信號(hào)探測技術(shù)

在DDR的信號(hào)測試中，還有 一 個(gè)要解決的問題是怎么找到相應(yīng)的測試點(diǎn)進(jìn)行信號(hào)探 測。由于DDR的信號(hào)不像PCle、SATA、USB等總線 一 樣有標(biāo)準(zhǔn)的連接器，通常都是直接 的BGA顆粒焊接，而且JEDEC對(duì)信號(hào)規(guī)范的定義也都是在內(nèi)存顆粒的BGA引腳上，這就 使得信號(hào)探測成為一個(gè)復(fù)雜的問題。

比如對(duì)于DIMM條的DDR信號(hào)質(zhì)量測試來說，雖然在金手指上測試是方便的找到 測試點(diǎn)的方法，但是測得的信號(hào)通常不太準(zhǔn)確。原因是DDR總線的速率比較高，而且可能 經(jīng)過金手指后還有信號(hào)的分叉，這就造成金手指上的信號(hào)和內(nèi)存顆粒引腳上的信號(hào)形狀差異很大。 甘肅DDR一致性測試銷售電話