測(cè)試軟件運(yùn)行后，示波器會(huì)自動(dòng)設(shè)置時(shí)基、垂直增益、觸發(fā)等參數(shù)進(jìn)行測(cè)量并匯總成一 個(gè)測(cè)試報(bào)告，測(cè)試報(bào)告中列出了測(cè)試的項(xiàng)目、是否通過(guò)、spec的要求、實(shí)測(cè)值、margin等。 自動(dòng)測(cè)試軟件進(jìn)行DDR4眼圖睜開(kāi)度測(cè)量的一個(gè)例子。信號(hào)質(zhì)量的測(cè)試還可以  輔 助 用 戶 進(jìn) 行 內(nèi) 存 參 數(shù) 的 配 置 ， 比 如 高 速 的 D D R 芯 片 都 提 供 有 O D T ( O n D i e Termination)的功能，用戶可以通過(guò)軟件配置改變內(nèi)存芯片中的匹配電阻，并分析對(duì)信號(hào)質(zhì) 量的影響。

除了一致性測(cè)試以外，DDR測(cè)試軟件還可以支持調(diào)試功能。比如在某個(gè)關(guān)鍵參數(shù)測(cè)試 失敗后，可以針對(duì)這個(gè)參數(shù)進(jìn)行Debug。此時(shí)，測(cè)試軟件會(huì)捕獲、存儲(chǔ)一段時(shí)間的波形并進(jìn) 行參數(shù)統(tǒng)計(jì)，根據(jù)統(tǒng)計(jì)結(jié)果可以查找到參數(shù)違規(guī)時(shí)對(duì)應(yīng)的波形位置， DDR2/3/4 和 LPDDR2/3 的協(xié)議一致性測(cè)試和分析工具箱。USB測(cè)試DDR一致性測(cè)試規(guī)格尺寸

通常我們會(huì)以時(shí)鐘為基準(zhǔn)對(duì)數(shù)據(jù)信號(hào)疊加形成眼圖，但這種簡(jiǎn)單的方法對(duì)于DDR信 號(hào)不太適用。DDR總線上信號(hào)的讀、寫和三態(tài)都混在一起，因此需要對(duì)信號(hào)進(jìn)行分離后再進(jìn) 行測(cè)量分析。傳統(tǒng)上有以下幾種方法用來(lái)進(jìn)行讀/寫信號(hào)的分離，但都存在一定的缺點(diǎn)。

(1)根據(jù)讀/寫Preamble的寬度不同進(jìn)行分離(針對(duì)DDR2信號(hào))。Preamble是每個(gè)Burst的數(shù)據(jù)傳輸開(kāi)始前，DQS信號(hào)從高阻態(tài)到發(fā)出有效的鎖存邊沿前的  一段準(zhǔn)備時(shí)間，有些芯片的讀時(shí)序和寫時(shí)序的Preamble的寬度可能是不一樣的，因此可以  用示波器的脈沖寬度觸發(fā)功能進(jìn)行分離。但由于JEDEC并沒(méi)有嚴(yán)格規(guī)定寫時(shí)序的  Preamble寬度的上限，因此如果芯片的讀/寫時(shí)序的Preamble的寬度接近則不能進(jìn)行分  離。另外，對(duì)于DDR3來(lái)說(shuō)，讀時(shí)序的Preamble可能是正電平也可能是負(fù)電平；對(duì)于  DDR4來(lái)說(shuō)，讀/寫時(shí)序的Preamble幾乎一樣，這都使得觸發(fā)更加難以設(shè)置。 廣東DDR一致性測(cè)試方案商DDR4 一致性測(cè)試軟件；

DDR時(shí)鐘總線的一致性測(cè)試

DDR總線參考時(shí)鐘或時(shí)鐘總線的測(cè)試變得越來(lái)越復(fù)雜，主要測(cè)試內(nèi)容可以分為兩方面：波形參數(shù)和抖動(dòng)。波形參數(shù)主要包括：Overshoot（過(guò)沖）；Undershoot（下沖）；SlewRate（斜率）；RiseTime（上升時(shí)間）和FallTime（下降時(shí)間）；高低時(shí)間；DutyCycle（占空比失真）等，測(cè)試較簡(jiǎn)單，在此不再贅述。抖動(dòng)測(cè)試則越來(lái)越復(fù)雜，以前一般只是測(cè)試Cycle-CycleJitter（周期到周期抖動(dòng)），但是當(dāng)速率超過(guò)533MT/S的DDR2&3時(shí)，測(cè)試內(nèi)容相當(dāng)多，不可忽略。表7-15是DDR2667的規(guī)范參數(shù)。對(duì)這些抖動(dòng)參數(shù)的測(cè)試需要用軟件實(shí)現(xiàn)，比如Agilent的N5413ADDR2時(shí)鐘表征工具。測(cè)試建議用系統(tǒng)帶寬4GHz以上的差分探頭和示波器，測(cè)試點(diǎn)在DIMM上靠近DRAM芯片的位置，被測(cè)系統(tǒng)建議運(yùn)行MemoryTest類的總線加壓軟件。

需要注意的是，由于DDR的總線上存在內(nèi)存控制器和內(nèi)存顆粒兩種主要芯片，所以 DDR的信號(hào)質(zhì)量測(cè)試?yán)碚撋弦矐?yīng)該同時(shí)涉及這兩類芯片的測(cè)試。但是由于JEDEC只規(guī)定 了對(duì)于內(nèi)存顆粒這一側(cè)的信號(hào)質(zhì)量的要求，因此DDR的自動(dòng)測(cè)試軟件也只對(duì)這一側(cè)的信 號(hào)質(zhì)量進(jìn)行測(cè)試。對(duì)于內(nèi)存控制器一側(cè)的信號(hào)質(zhì)量來(lái)說(shuō)，不同控制器芯片廠商有不同的要 求，目前沒(méi)有統(tǒng)一的規(guī)范，因此其信號(hào)質(zhì)量的測(cè)試還只能使用手動(dòng)的方法。這時(shí)用戶可以在 內(nèi)存控制器一側(cè)選擇測(cè)試點(diǎn)，并借助合適的信號(hào)讀/寫分離手段來(lái)進(jìn)行手動(dòng)測(cè)試。4代DDR之間有什么區(qū)別？

對(duì)DDR5來(lái)說(shuō)，設(shè)計(jì)更為復(fù)雜，仿真軟件需要幫助用戶通過(guò)應(yīng)用IBIS模型針對(duì)基于 DDR5顆?；駾IMM的系統(tǒng)進(jìn)行仿真驗(yàn)證，比如仿真驅(qū)動(dòng)能力、隨機(jī)抖動(dòng)/確定性抖動(dòng)、寄 生電容、片上端接ODT、信號(hào)上升/下降時(shí)間、AGC(自動(dòng)增益控制)功能、4taps DFE(4抽頭 判決反饋均衡)等。

DDR的讀寫信號(hào)分離

對(duì)于DDR總線來(lái)說(shuō)，真實(shí)總線上總是讀寫同時(shí)存在的。規(guī)范對(duì)于讀時(shí)序和寫時(shí)序的 相關(guān)時(shí)間參數(shù)要求是不一樣的，讀信號(hào)的測(cè)量要參考讀時(shí)序的要求，寫信號(hào)的測(cè)量要參考寫 時(shí)序的要求。因此要進(jìn)行DDR信號(hào)的測(cè)試，第一步要做的是從真實(shí)工作的總線上把感興 趣的讀信號(hào)或者寫信號(hào)分離出來(lái)。JEDEC協(xié)會(huì)規(guī)定的DDR4總線的 一個(gè)工作時(shí) 序圖(參考資料： JEDEC STANDARD DDR4 SDRAM,JESD79-4),可以看到對(duì)于讀和寫信 號(hào)來(lái)說(shuō)，DQS和DQ間的時(shí)序關(guān)系是不一樣的。 DDR4 電氣一致性測(cè)試應(yīng)用軟件。電氣性能測(cè)試DDR一致性測(cè)試檢查

擴(kuò)展 DDR5 發(fā)射機(jī)合規(guī)性測(cè)試軟件的功能。USB測(cè)試DDR一致性測(cè)試規(guī)格尺寸

(2)根據(jù)讀/寫信號(hào)的幅度不同進(jìn)行分離。如果PCB走線長(zhǎng)度比較 長(zhǎng)，在不同位置測(cè)試時(shí)可能讀/寫信號(hào)的幅度不太一樣，可以基于幅度進(jìn)行觸發(fā)分離。但是 這種方法對(duì)于走線長(zhǎng)度不長(zhǎng)或者讀/寫信號(hào)幅度差別不大的場(chǎng)合不太適用。

(3)根據(jù)RAS、CAS、CS、WE等控制信號(hào)進(jìn)行分離。這種方法使用控制信號(hào)的讀/寫  來(lái)判決當(dāng)前的讀寫指令，是可靠的方法。但是由于要同時(shí)連接多個(gè)控制信號(hào)以及Clk、 DQS、DQ等信號(hào)，要求示波器的通道數(shù)多于4個(gè)，只有帶數(shù)字通道的混合信號(hào)示波器才能  滿足要求，而且數(shù)字通道的采樣率也要比較高。圖5.11是用帶高速數(shù)字通道的示波器觸發(fā)  并采集到的DDR信號(hào)波形。 USB測(cè)試DDR一致性測(cè)試規(guī)格尺寸