DDR數(shù)據(jù)總線的一致性測(cè)試

DQS (源同步時(shí)鐘)和DQ (數(shù)據(jù))的波形參數(shù)測(cè)試與命令地址總線測(cè)試類似，比較簡(jiǎn) 單，在此不做詳細(xì)介紹。對(duì)于DDR1, DQS是單端信號(hào)，可以用單端探頭測(cè)試；DDR2&3 DQS 則是差分信號(hào)，建議用差分探頭測(cè)試，減小探測(cè)難度。DQS和DQ波形包括三態(tài)(T特征，以及讀數(shù)據(jù)(Read Burst)、寫數(shù)據(jù)(Write Burst)的DQS和DQ的相對(duì)時(shí)序特征。在 我們測(cè)試時(shí)，只是捕獲了這樣的波形，然后測(cè)試出讀、寫操作時(shí)的建立時(shí)間和保持時(shí)間參數(shù) 是不夠的，因?yàn)閿?shù)據(jù)碼型是變化的，猝發(fā)長(zhǎng)度也是變化的，只測(cè)試幾個(gè)時(shí)序參數(shù)很難覆蓋各 種情況，更難測(cè)出差情況。很多工程師花了一周時(shí)間去測(cè)試DDR,卻仍然測(cè)不出問(wèn)題的關(guān) 鍵點(diǎn)就在于此。因此我們應(yīng)該用眼圖的方式去測(cè)試DDR的讀、寫時(shí)序，確保反映整體時(shí)序情 況并捕獲差情況下的波形，比較好能夠套用串行數(shù)據(jù)的分析方法，調(diào)用模板幫助判斷。 DDR-致性測(cè)試探測(cè)和夾具；廣西智能化多端口矩陣測(cè)試DDR一致性測(cè)試

DDR 規(guī)范的 DC 和 AC 特性

對(duì)于任何一種接口規(guī)范的設(shè)計(jì)，首先要搞清楚系統(tǒng)中傳輸?shù)氖鞘裁礃拥男盘?hào)，也就是驅(qū)動(dòng)器能發(fā)出什么樣的信號(hào)，接收器能接受和判別什么樣的信號(hào)，用術(shù)語(yǔ)講，就是信號(hào)的DC和AC特性要求。

在DDR規(guī)范文件JEDEC79R的第51頁(yè)[TABLE6:ELECTRICALCHARACTERISTICSANDDCOPERATINGCONDITIONS]中對(duì)DDR的DC有明確要求:VCC=+2.5V+0.2V，Vref=+1.25V±0.05V，VTT=Vref±0.04V.

在我們的實(shí)際設(shè)計(jì)中，除了要精確設(shè)計(jì)供電電源模塊之外，還需要對(duì)整個(gè)電源系統(tǒng)進(jìn)行PI仿真，而這是高速系統(tǒng)設(shè)計(jì)中另一個(gè)需要考慮的問(wèn)題，在這里我們先不討論它，暫時(shí)認(rèn)為系統(tǒng)能夠提供穩(wěn)定的供電電源。

除DC特性外，我們還應(yīng)該注意規(guī)范中提到的AC特性，所謂AC特性，就是信號(hào)在高速利轉(zhuǎn)狀態(tài)下所表現(xiàn)出的動(dòng)態(tài)變化特性。DDR規(guī)范中第60頁(yè)，對(duì)外于云態(tài)變化的地址信號(hào)、控制信號(hào)及數(shù)據(jù)信號(hào)分別給出了交流特性的要求。為方便讀者，現(xiàn)把規(guī)范中對(duì)干信號(hào)交流特性的要求復(fù)制到這里，作為高速系統(tǒng)設(shè)計(jì)的一部分，要確保在我們的系統(tǒng)中，所有處于高速工作狀態(tài)下的DDR信號(hào)要符合這個(gè)AC特性規(guī)范。 廣西智能化多端口矩陣測(cè)試DDR一致性測(cè)試什么是DDR DDR2 DDR3 DDR4 DDR5;

DDR總線概覽

從測(cè)試角度看，因?yàn)镈QS和DQ都是三態(tài)信 號(hào)，在PCB走線上雙向傳輸。在讀操作時(shí)，DQS信號(hào)的邊沿在時(shí)序上與DQ的信號(hào)邊沿處對(duì) 齊，而在寫操作時(shí)，DQS信號(hào)的邊沿在時(shí)序上與DQ信號(hào)的中心處對(duì)齊，參考圖7-132,這給 測(cè)試驗(yàn)證帶來(lái)了巨大的挑戰(zhàn)：把讀信號(hào)與寫信號(hào)分開是非常困難的！

址/命令總線是時(shí)鐘的上升沿有效，其中，命令由/CS （片選）、/RAS、 /CAS、/WE （寫使能）決定，比如讀命令為L(zhǎng)HLH,寫命令為L(zhǎng)HLL等。操作命令有很多， 主要是 NOP （空操作）、Active （）、Write> Read^ Precharge （Bank 關(guān)閉）、Auto Refresh 或Self Refresh （自動(dòng)刷新或自刷新）等（詳細(xì)內(nèi)容請(qǐng)參考《Jedec規(guī)范JESD79）））。數(shù)據(jù)總 線由DQS的上升沿和下降沿判斷數(shù)據(jù)DQ的0與1。

DDR總線PCB走線多，速度快，時(shí)序和操作命令復(fù)雜，很容易出現(xiàn)失效問(wèn)題，為此我 們經(jīng)常用示波器進(jìn)行DDR總線的信號(hào)完整性測(cè)試和分析。通常的測(cè)試內(nèi)容包括：時(shí)鐘總線的 信號(hào)完整性測(cè)試分析；地址、命令總線的信號(hào)完整性測(cè)試分析；數(shù)據(jù)總線的信號(hào)完整性測(cè)試 分析。下面從這三個(gè)方面分別討論DDR總線的信號(hào)完整性測(cè)試和分析技術(shù)。

DDR的信號(hào)探測(cè)技術(shù)

在DDR的信號(hào)測(cè)試中，還有 一 個(gè)要解決的問(wèn)題是怎么找到相應(yīng)的測(cè)試點(diǎn)進(jìn)行信號(hào)探 測(cè)。由于DDR的信號(hào)不像PCle、SATA、USB等總線 一 樣有標(biāo)準(zhǔn)的連接器，通常都是直接 的BGA顆粒焊接，而且JEDEC對(duì)信號(hào)規(guī)范的定義也都是在內(nèi)存顆粒的BGA引腳上，這就 使得信號(hào)探測(cè)成為一個(gè)復(fù)雜的問(wèn)題。

比如對(duì)于DIMM條的DDR信號(hào)質(zhì)量測(cè)試來(lái)說(shuō)，雖然在金手指上測(cè)試是方便的找到 測(cè)試點(diǎn)的方法，但是測(cè)得的信號(hào)通常不太準(zhǔn)確。原因是DDR總線的速率比較高，而且可能 經(jīng)過(guò)金手指后還有信號(hào)的分叉，這就造成金手指上的信號(hào)和內(nèi)存顆粒引腳上的信號(hào)形狀差異很大。 DDR DDR2 DDR3 DDR4 和 DDR5 內(nèi)存帶寬；

DDR簡(jiǎn)介與信號(hào)和協(xié)議測(cè)試

DDR/LPDDR簡(jiǎn)介

目前在計(jì)算機(jī)主板和各種嵌入式的應(yīng)用中，存儲(chǔ)器是必不可少的。常用的存儲(chǔ)器有兩 種： 一種是非易失性的，即掉電不會(huì)丟失數(shù)據(jù)，常用的有Flash(閃存)或者ROM(Read-Only Memory),這種存儲(chǔ)器速度較慢，主要用于存儲(chǔ)程序代碼、文件以及長(zhǎng)久的數(shù)據(jù)信息等；另 一種是易失性的，即掉電會(huì)丟失數(shù)據(jù)，常用的有RAM(Random Access Memory,隨機(jī)存儲(chǔ) 器),這種存儲(chǔ)器運(yùn)行速度較快，主要用于程序運(yùn)行時(shí)的程序或者數(shù)據(jù)緩存等。圖5.1是市 面上一些主流存儲(chǔ)器類型的劃分。 DDR4 電氣一致性測(cè)試應(yīng)用軟件。廣西智能化多端口矩陣測(cè)試DDR一致性測(cè)試

4代DDR之間有什么區(qū)別？廣西智能化多端口矩陣測(cè)試DDR一致性測(cè)試

DDR-致性測(cè)試探測(cè)和夾具

DDR的信號(hào)速率都比較高，要進(jìn)行可靠的測(cè)量，通常推薦的探頭連接方式是使用焊接式 探頭。還有許多很難在PCB板上找到相應(yīng)的測(cè)試焊盤的情況（比如釆用盲埋孔或雙面BGA 焊接的情況），所以Agilent還提供了不同種類的BGA探頭，通過(guò)對(duì)板子做重新焊接將BGA 的Adapter焊接在DDR的memory chip和PCB板中間，并將信號(hào)引出。DDR3的 BGA探頭的焊接例子。

DDR是需要進(jìn)行信號(hào)完整性測(cè)試的總線中復(fù)雜的總線，不僅走線多、探測(cè)困難，而且 時(shí)序復(fù)雜，各種操作交織在一起。本文分別從時(shí)鐘、地址、命令、數(shù)據(jù)總線方面介紹信號(hào)完 整性一致性測(cè)試的一些要點(diǎn)和方法，也介紹了自動(dòng)化測(cè)試軟件和測(cè)試夾具,但是真正測(cè)試DDR 總線仍然是一件比較有挑戰(zhàn)的事情。 廣西智能化多端口矩陣測(cè)試DDR一致性測(cè)試