在接下來(lái)的Setup NG Wizard窗口中選擇要參與仿真的信號(hào)網(wǎng)絡(luò),為這些信號(hào)網(wǎng)絡(luò)分組并定義單個(gè)或者多個(gè)網(wǎng)絡(luò)組。選擇網(wǎng)絡(luò)DDR1_DMO.3、DDR1_DQO.31、DDR1_DQSO.3、 DDRl_NDQS0-3,并用鼠標(biāo)右鍵單擊Assign interface菜單項(xiàng),定義接口名稱為Data,
設(shè)置完成后,岀現(xiàn)Setup NG wizard: NG pre-view page窗口,顯示網(wǎng)絡(luò)組的信息,如圖 1-137所示。單擊Finish按鈕,網(wǎng)絡(luò)組設(shè)置完成。
單擊設(shè)置走線檢查參數(shù)(Setup Trace Check Parameters),在彈出的窗口中做以下設(shè) 置:勾選阻抗和耦合系數(shù)檢查兩個(gè)選項(xiàng);設(shè)置走線耦合百分比為1%,上升時(shí)間為lOOps;選 擇對(duì)網(wǎng)絡(luò)組做走線檢查(Check by NetGroup);設(shè)置交互高亮顯示顏色為白色。 DDR3內(nèi)存的一致性測(cè)試可以修復(fù)一致性問題嗎?四川DDR3測(cè)試系列
至此,DDR3控制器端各信號(hào)間的總線關(guān)系創(chuàng)建完畢。單擊OK按鈕,在彈出的提示窗 口中選擇Copy,這會(huì)將以上總線設(shè)置信息作為SystemSI能識(shí)別的注釋,連同原始IBIS文件 保存為一個(gè)新的IBIS文件。如果不希望生成新的IBIS文件,則也可以選擇Updateo
設(shè)置合適的 OnDie Parasitics 和 Package Parasiticso 在本例中。nDie Parasitics 選擇 None, Package Parasitics使用Pin RLC封裝模型。單擊OK按鈕保存并退出控制器端的設(shè)置。
On-Die Parasitics在仿真非理想電源地時(shí)影響很大,特別是On-Die Capacitor,需要根據(jù) 實(shí)際情況正確設(shè)定。因?yàn)閷?shí)際的IBIS模型和模板自帶的IBIS模型管腳不同,所以退出控制器 設(shè)置窗口后,Controller和PCB模塊間的連接線會(huì)顯示紅叉,表明這兩個(gè)模塊間連接有問題, 暫時(shí)不管,等所有模型設(shè)置完成后再重新連接。 海南DDR3測(cè)試測(cè)試流程DDR3一致性測(cè)試是否可以修復(fù)一致性問題?
LPDDR2 (低功耗 DDR2) : LPDDR2 釆用 HSUL_12 接口,I/O 口工作電壓為 1.2V;時(shí) 鐘信號(hào)頻率為166?533MHz;數(shù)據(jù)和命令地址(CA)信號(hào)速率333?1066Mbps,并分別通過(guò) 差分選通信號(hào)和時(shí)鐘信號(hào)的雙沿釆樣;控制信號(hào)速率為166?533Mbps,通過(guò)時(shí)鐘信號(hào)上升沿 采樣;一般用于板載(Memory?down)設(shè)計(jì),信號(hào)通常為點(diǎn)對(duì)點(diǎn)或樹形拓?fù)洌瑳]有ODT功能。
LPDDR3 0氐功耗DDR3) : LPDDR3同樣釆用HSUL_12接口,I/O 口工作電壓為1.2V; 時(shí)鐘信號(hào)頻率為667?1066MHz;數(shù)據(jù)和命令地址(CA)信號(hào)速率為1333?2133Mbps,分別 通過(guò)差分選通信號(hào)和時(shí)鐘信號(hào)的雙沿釆樣;控制信號(hào)速率為667?1066Mbps,通過(guò)時(shí)鐘上升 沿釆樣;一般用于板載設(shè)計(jì),數(shù)據(jù)信號(hào)一般為點(diǎn)對(duì)點(diǎn)拓?fù)?,命令地址和控制信?hào)一般也釆用 Fly-by走線,有些情況下可以使用樹形走線;數(shù)據(jù)和選通信號(hào)支持ODT功能;也支持使用 Write Leveling功能調(diào)整時(shí)鐘和選通信號(hào)間的延時(shí)偏移。
從DDR1、DDR2、DDR3至U DDR4,數(shù)據(jù)率成倍增加,位寬成倍減小,工作電壓持續(xù)降 低,而電壓裕量從200mV減小到了幾十毫伏??偟膩?lái)說(shuō),隨著數(shù)據(jù)傳輸速率的增加和電壓裕 量的降低,DDRx內(nèi)存子系統(tǒng)對(duì)信號(hào)完整性、電源完整性及時(shí)序的要求越來(lái)越高,這也給系 統(tǒng)設(shè)計(jì)帶來(lái)了更多、更大的挑戰(zhàn)。
Bank> Rank及內(nèi)存模塊
1.BankBank是SDRAM顆粒內(nèi)部的一種結(jié)構(gòu),它通過(guò)Bank信號(hào)BA(BankAddress)控制,可以把它看成是對(duì)地址信號(hào)的擴(kuò)展,主要目的是提高DRAM顆粒容量。對(duì)應(yīng)于有4個(gè)Bank的內(nèi)存顆粒,其Bank信號(hào)為BA[1:O],而高容量DDR2和DDR3顆粒有8個(gè)Bank,對(duì)應(yīng)Bank信號(hào)為BA[2:0],在DDR4內(nèi)存顆粒內(nèi)部有8個(gè)或16個(gè)Bank,通過(guò)BA信號(hào)和BG(BankGroup)信號(hào)控制。2GB容量的DDR3SDRAM功能框圖,可以從中看到芯片內(nèi)部由8個(gè)Bank組成(BankO,Bankl,…,Bank7),它們通過(guò)BA[2:0]這三條信號(hào)進(jìn)行控制。 DDR3一致性測(cè)試是否會(huì)導(dǎo)致操作系統(tǒng)或應(yīng)用程序崩潰?
所示的窗口有Pin Mapping和Bus Definition兩個(gè)選項(xiàng)卡,Pin Mapping跟IBIS 規(guī)范定義的Pin Mapping 一樣,它指定了每個(gè)管腳對(duì)應(yīng)的Pullup> Pulldown、GND Clamp和 Power Clamp的對(duì)應(yīng)關(guān)系;Bus Definition用來(lái)定義總線Bus和相關(guān)的時(shí)鐘參考信號(hào)。對(duì)于包 含多個(gè)Component的IBIS模型,可以通過(guò)右上角Component T拉列表進(jìn)行選擇。另外,如果 提供芯片每條I/O 口和電源地網(wǎng)絡(luò)的分布參數(shù)模型,則可以勾選Explicit IO Power and Ground Terminals選項(xiàng),將每條I/O 口和其對(duì)應(yīng)的電源地網(wǎng)絡(luò)對(duì)應(yīng)起來(lái),以更好地仿真SSN效應(yīng),這 個(gè)選項(xiàng)通常配合Cadence XcitePI的10 Model Extraction功能使用。DDR3內(nèi)存的一致性測(cè)試是否需要長(zhǎng)時(shí)間運(yùn)行?海南DDR3測(cè)試測(cè)試流程
DDR3一致性測(cè)試是否可以檢測(cè)出硬件故障?四川DDR3測(cè)試系列
單擊View Topology按鈕進(jìn)入SigXplorer拓?fù)渚庉嫮h(huán)境,可以按前面161節(jié)反射 中的實(shí)驗(yàn)所學(xué)習(xí)的操作去編輯拓?fù)溥M(jìn)行分析。也可以單擊Waveforms..按鈕去直接進(jìn)行反射和 串?dāng)_的布線后仿真。
在提取出來(lái)的拓?fù)渲?,設(shè)置Controller的輸出激勵(lì)為Pulse,然后在菜單Analyze- Preferences..界面中設(shè)置Pulse頻率等參數(shù),
單擊OK按鈕退出參數(shù)設(shè)置窗口,單擊工具欄中的Signal Simulate進(jìn)行仿真分析,
在波形顯示界面里,只打開器件U104 (近端顆粒)管腳上的差分波形進(jìn)行查看, 可以看到,差分時(shí)鐘波形邊沿正常,有一些反射。
原始設(shè)計(jì)沒有接終端的電阻端接。在電路拓?fù)渲袑⒔K端匹配的上拉電阻電容等電路 刪除,再次仿真,只打開器件U104 (近端顆粒)管腳上的差分波形進(jìn)行查看,可以看到, 時(shí)鐘信號(hào)完全不能工作。 四川DDR3測(cè)試系列
深圳市力恩科技有限公司成立于2014-04-03年,在此之前我們已在實(shí)驗(yàn)室配套,誤碼儀/示波器,矢量網(wǎng)絡(luò)分析儀,協(xié)議分析儀行業(yè)中有了多年的生產(chǎn)和服務(wù)經(jīng)驗(yàn),深受經(jīng)銷商和客戶的好評(píng)。我們從一個(gè)名不見經(jīng)傳的小公司,慢慢的適應(yīng)了市場(chǎng)的需求,得到了越來(lái)越多的客戶認(rèn)可。公司主要經(jīng)營(yíng)實(shí)驗(yàn)室配套,誤碼儀/示波器,矢量網(wǎng)絡(luò)分析儀,協(xié)議分析儀等產(chǎn)品,我們依托高素質(zhì)的技術(shù)人員和銷售隊(duì)伍,本著誠(chéng)信經(jīng)營(yíng)、理解客戶需求為經(jīng)營(yíng)原則,公司通過(guò)良好的信譽(yù)和周到的售前、售后服務(wù),贏得用戶的信賴和支持。克勞德嚴(yán)格按照行業(yè)標(biāo)準(zhǔn)進(jìn)行生產(chǎn)研發(fā),產(chǎn)品在按照行業(yè)標(biāo)準(zhǔn)測(cè)試完成后,通過(guò)質(zhì)檢部門檢測(cè)后推出。我們通過(guò)全新的管理模式和周到的服務(wù),用心服務(wù)于客戶。在市場(chǎng)競(jìng)爭(zhēng)日趨激烈的現(xiàn)在,我們承諾保證實(shí)驗(yàn)室配套,誤碼儀/示波器,矢量網(wǎng)絡(luò)分析儀,協(xié)議分析儀質(zhì)量和服務(wù),再創(chuàng)佳績(jī)是我們一直的追求,我們真誠(chéng)的為客戶提供真誠(chéng)的服務(wù),歡迎各位新老客戶來(lái)我公司參觀指導(dǎo)。
常見的信號(hào)質(zhì)量包括閾值電平、Overshoot、Undershoot、Slew Rate> tDVAC等,DDRx 信號(hào)質(zhì)量的每個(gè)參數(shù)JEDEC都給出了明確的規(guī)范。比如DDR3要求Overshoot和Undershoot 分別為0.4V,也就是說(shuō)信號(hào)幅值P?P值應(yīng)該在-0.4-1.9V,但在實(shí)際應(yīng)用中由于不適合信號(hào) 端接使DDR信號(hào)質(zhì)量變差,通過(guò)仿真就可以找出合適端接,使信號(hào)質(zhì)量滿足JEDEC規(guī)范。 下面以DDR3 1066Mbps信號(hào)為例,通過(guò)一個(gè)實(shí)際案例說(shuō)明DDR3信號(hào)質(zhì)量仿真。 在本案例中客戶反映實(shí)測(cè)CLK信號(hào)質(zhì)量不好。CLK信號(hào)從CUP (U100)出來(lái)經(jīng)過(guò)4片 DDR3 (...