DDR總線概覽

從測試角度看，因為DQS和DQ都是三態(tài)信 號，在PCB走線上雙向傳輸。在讀操作時，DQS信號的邊沿在時序上與DQ的信號邊沿處對 齊，而在寫操作時，DQS信號的邊沿在時序上與DQ信號的中心處對齊，參考圖7-132,這給 測試驗證帶來了巨大的挑戰(zhàn)：把讀信號與寫信號分開是非常困難的！

址/命令總線是時鐘的上升沿有效，其中，命令由/CS （片選）、/RAS、 /CAS、/WE （寫使能）決定，比如讀命令為LHLH,寫命令為LHLL等。操作命令有很多， 主要是 NOP （空操作）、Active （）、Write> Read^ Precharge （Bank 關(guān)閉）、Auto Refresh 或Self Refresh （自動刷新或自刷新）等（詳細(xì)內(nèi)容請參考《Jedec規(guī)范JESD79）））。數(shù)據(jù)總 線由DQS的上升沿和下降沿判斷數(shù)據(jù)DQ的0與1。

DDR總線PCB走線多，速度快，時序和操作命令復(fù)雜，很容易出現(xiàn)失效問題，為此我 們經(jīng)常用示波器進(jìn)行DDR總線的信號完整性測試和分析。通常的測試內(nèi)容包括：時鐘總線的 信號完整性測試分析；地址、命令總線的信號完整性測試分析；數(shù)據(jù)總線的信號完整性測試 分析。下面從這三個方面分別討論DDR總線的信號完整性測試和分析技術(shù)。 擴(kuò)展 DDR5 發(fā)射機(jī)合規(guī)性測試軟件的功能。PCI-E測試DDR一致性測試檢修

DDR5的接收端容限測試

前面我們在介紹USB3 . 0、PCIe等高速串行總線的測試時提到過很多高速的串行總線 由于接收端放置有均衡器，因此需要進(jìn)行接收容限的測試以驗證接收均衡器和CDR在惡劣 信 號 下 的 表 現(xiàn) 。 對 于 D D R 來 說 ， D D R 4 及 之 前 的 總 線 接 收 端 還 相 對 比 較 簡 單 ， 只 是 做 一 些 匹配、時延、閾值的調(diào)整。但到了DDR5時代(圖5 . 19),由于信號速率更高，因此接收端也 開 始 采 用 很 多 高 速 串 行 總 線 中 使 用 的 可 變 增 益 調(diào) 整 以 及 均 衡 器 技 術(shù) ， 這 也 使 得 D D R 5 測 試 中必須關(guān)注接收均衡器的影響，這是之前的DDR測試中不曾涉及的。 機(jī)械DDR一致性測試PCI-E測試用于 DDR、DDR2、DDR3、DDR4 調(diào)試和驗證的總線解碼器。

DDR的信號仿真驗證

由于DDR芯片都是采用BGA封裝，密度很高，且分叉、反射非常嚴(yán)重，因此前期的仿 真是非常必要的。借助仿真軟件中專門針對DDR的仿真模型庫仿真出的通道損 耗以及信號波形。

仿真出信號波形以后，許多用戶需要快速驗證仿真出來的波形是否符合DDR相關(guān)規(guī) 范要求。這時，可以把軟件仿真出的DDR的時域波形導(dǎo)入到示波器中的DDR測試軟件中 ,并生成相應(yīng)的一致性測試報告，這樣可以保證仿真和測試分析方法的一致，并且 便于在仿真階段就發(fā)現(xiàn)可能的信號違規(guī)

在進(jìn)行接收容限測試時，需要用到多通道的誤碼儀產(chǎn)生帶壓力的DQ、DQS等信號。測 試 中 被 測 件 工 作 在 環(huán) 回 模 式 ， D Q 引 腳 接 收 的 數(shù) 據(jù) 經(jīng) 被 測 件 轉(zhuǎn) 發(fā) 并 通 過 L B D 引 腳 輸 出 到 誤碼儀的誤碼檢測端口。在測試前需要用示波器對誤碼儀輸出的信號進(jìn)行校準(zhǔn)，如DQS與 DQ的時延校準(zhǔn)、信號幅度校準(zhǔn)、DCD與RJ抖動校準(zhǔn)、壓力眼校準(zhǔn)、均衡校準(zhǔn)等。圖5.21 展示了一整套DDR5接收端容限測試的環(huán)境。

DDR4/5的協(xié)議測試

除了信號質(zhì)量測試以外，有些用戶還會關(guān)心DDR總線上真實(shí)讀/寫的數(shù)據(jù)是否正確， 以及總線上是否有協(xié)議的違規(guī)等，這時就需要進(jìn)行相關(guān)的協(xié)議測試。DDR的總線寬度很  寬，即使數(shù)據(jù)線只有16位，加上地址、時鐘、控制信號等也有30多根線，更寬位數(shù)的總線甚  至?xí)玫缴习俑€。為了能夠?qū)@么多根線上的數(shù)據(jù)進(jìn)行同時捕獲并進(jìn)行協(xié)議分析，適  合的工具就是邏輯分析儀。DDR協(xié)議測試的基本方法是通過相應(yīng)的探頭把被測信號引到  邏輯分析儀，在邏輯分析儀中運(yùn)行解碼軟件進(jìn)行協(xié)議驗證和分析。 DDR 設(shè)計和測試解決方案；

按照存儲信息方式的不同，隨機(jī)存儲器又分為靜態(tài)隨機(jī)存儲器SRAM(Static RAM)和 動態(tài)隨機(jī)存儲器DRAM(Dynamic RAM)。SRAM運(yùn)行速度較快、時延小、控制簡單，但是 SRAM每比特的數(shù)據(jù)存儲需要多個晶體管，不容易實(shí)現(xiàn)大的存儲容量，主要用于一些對時 延和速度有要求但又不需要太大容量的場合，如一些CPU芯片內(nèi)置的緩存等。DRAM的 時延比SRAM大，而且需要定期的刷新，控制電路相對復(fù)雜。但是由于DRAM每比特數(shù)據(jù)存儲只需要一個晶體管，因此具有集成度高、功耗低、容量大、成本低等特點(diǎn)，目前已經(jīng)成為大 容量RAM的主流，典型的如現(xiàn)在的PC、服務(wù)器、嵌入式系統(tǒng)上用的大容量內(nèi)存都是DRAM。DDR DDR2 DDR3 DDR4 和 DDR5 內(nèi)存帶寬；上海DDR一致性測試銷售廠

DDR總線一致性測試對示波器帶寬的要求；PCI-E測試DDR一致性測試檢修

每個DDR芯片獨(dú)享DOS，DM信號;四片DDR芯片共享RAS#，CAS#，CS#，WE#控制信號。

DDR工作頻率為133MHz。

DDR 控制器選用Xilinx公司的 FPGA，型號為XC2VP30 6FF1152C

得到這個設(shè)計需求之后，我們首先要進(jìn)行器件選型，然后根據(jù)所選的器件，準(zhǔn)備相關(guān)的設(shè)計資料。一般來講，對于經(jīng)過選型的器件，為了使用這個器件進(jìn)行相關(guān)設(shè)計，需要有如下資料。

器件數(shù)據(jù)手冊Datasheet:這個是必須要有的。如果沒有器件手冊，是沒有辦法進(jìn)行設(shè)計的(一般經(jīng)過選型的器件，設(shè)計工程師一定會有數(shù)據(jù)手冊)。 PCI-E測試DDR一致性測試檢修

力恩科技，2014-04-03正式啟動，成立了實(shí)驗室配套，誤碼儀/示波器，矢量網(wǎng)絡(luò)分析儀，協(xié)議分析儀等幾大市場布局，應(yīng)對行業(yè)變化，順應(yīng)市場趨勢發(fā)展，在創(chuàng)新中尋求突破，進(jìn)而提升克勞德的市場競爭力，把握市場機(jī)遇，推動儀器儀表產(chǎn)業(yè)的進(jìn)步。業(yè)務(wù)涵蓋了實(shí)驗室配套，誤碼儀/示波器，矢量網(wǎng)絡(luò)分析儀，協(xié)議分析儀等諸多領(lǐng)域，尤其實(shí)驗室配套，誤碼儀/示波器，矢量網(wǎng)絡(luò)分析儀，協(xié)議分析儀中具有強(qiáng)勁優(yōu)勢，完成了一大批具特色和時代特征的儀器儀表項目；同時在設(shè)計原創(chuàng)、科技創(chuàng)新、標(biāo)準(zhǔn)規(guī)范等方面推動行業(yè)發(fā)展。我們在發(fā)展業(yè)務(wù)的同時，進(jìn)一步推動了品牌價值完善。隨著業(yè)務(wù)能力的增長，以及品牌價值的提升，也逐漸形成儀器儀表綜合一體化能力。公司坐落于深圳市南山區(qū)南頭街道南聯(lián)社區(qū)中山園路9號君翔達(dá)大廈辦公樓A201，業(yè)務(wù)覆蓋于全國多個省市和地區(qū)。持續(xù)多年業(yè)務(wù)創(chuàng)收，進(jìn)一步為當(dāng)?shù)亟?jīng)濟(jì)、社會協(xié)調(diào)發(fā)展做出了貢獻(xiàn)。