DDR 規(guī)范的時(shí)序要求
在明確了規(guī)范中的 DC 和 AC 特性要求之后,下一步,我們還應(yīng)該了解規(guī)范中對(duì)于信號(hào)的時(shí)序要求。這是我們所設(shè)計(jì)的 DDR 系統(tǒng)能夠正常工作的基本條件。
在規(guī)范文件中,有很多時(shí)序圖,筆者大致計(jì)算了一下,有 40 個(gè)左右。作為高速電路設(shè)計(jì)的工程師,我們不可能也沒(méi)有時(shí)間去做全部的仿真波形來(lái)和規(guī)范的要求一一對(duì)比驗(yàn)證,那么哪些時(shí)序圖才是我們關(guān)注的重點(diǎn)?事實(shí)上,在所有的這些時(shí)序圖中,作為 SI 工程師,我們需要關(guān)注的只有兩個(gè),那就是規(guī)范文件的第 69 頁(yè),關(guān)于數(shù)據(jù)讀出和寫(xiě)入兩個(gè)基本的時(shí)序圖(注意,這里的讀出和寫(xiě)入是從 DDR 控制器,也即 FPGA 的角度來(lái)講的)。為方便讀者閱讀,筆者把這兩個(gè)時(shí)序圖拼在了一起,而其他的時(shí)序圖的實(shí)現(xiàn)都是以這兩個(gè)圖為基礎(chǔ)的。在板級(jí)系統(tǒng)設(shè)計(jì)中,只要滿(mǎn)足了這兩個(gè)時(shí)序圖的質(zhì)量,其他的時(shí)序關(guān)系要求都是對(duì)這兩個(gè)時(shí)序圖邏輯功能的擴(kuò)展,應(yīng)該是 DDR 控制器的邏輯設(shè)計(jì)人員所需要考慮的事情。 DDR3內(nèi)存的一致性測(cè)試是否會(huì)降低內(nèi)存模塊的壽命?黑龍江電氣性能測(cè)試DDR3測(cè)試
DDR(Double Data Rate)是一種常見(jiàn)的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)標(biāo)準(zhǔn)。以下是對(duì)DDR規(guī)范的一些解讀:DDR速度等級(jí):DDR規(guī)范中定義了不同的速度等級(jí),如DDR-200、DDR-400、DDR2-800、DDR3-1600等。這些速度等級(jí)表示內(nèi)存模塊的速度和帶寬,通常以頻率來(lái)表示(例如DDR2-800表示時(shí)鐘頻率為800 MHz)。數(shù)據(jù)傳輸方式:DDR采用雙倍數(shù)據(jù)傳輸率,即在每個(gè)時(shí)鐘周期內(nèi)進(jìn)行兩次數(shù)據(jù)傳輸,相比于單倍數(shù)據(jù)傳輸率(SDR),DDR具有更高的帶寬。時(shí)序要求:DDR規(guī)范定義了內(nèi)存模塊的各種時(shí)序要求,包括初始時(shí)序、數(shù)據(jù)傳輸時(shí)序、刷新時(shí)序等。這些時(shí)序要求確保內(nèi)存模塊能夠按照規(guī)范工作,并實(shí)現(xiàn)穩(wěn)定的數(shù)據(jù)傳輸和操作。海南DDR3測(cè)試協(xié)議測(cè)試方法DDR3一致性測(cè)試是否適用于工作站和游戲電腦?
單擊NetCouplingSummary,出現(xiàn)耦合總結(jié)表格,包括網(wǎng)絡(luò)序號(hào)、網(wǎng)絡(luò)名稱(chēng)、比較大干擾源網(wǎng)絡(luò)、比較大耦合系數(shù)、比較大耦合系數(shù)所占走線(xiàn)長(zhǎng)度百分比、耦合系數(shù)大于0.05的走線(xiàn) 長(zhǎng)度百分比、耦合系數(shù)為0.01?0.05的走線(xiàn)長(zhǎng)度百分比、總耦合參考值。
單擊Impedance Plot (Collapsed),查看所有網(wǎng)絡(luò)的走線(xiàn)阻抗彩圖。注意,在彩圖 上方有一排工具欄,通過(guò)下拉按鈕可以選擇查看不同的網(wǎng)絡(luò)組,選擇不同的接收端器件,選 擇查看單端線(xiàn)還是差分線(xiàn)。雙擊Plot±的任何線(xiàn)段,對(duì)應(yīng)的走線(xiàn)會(huì)以之前定義的顏色(白色) 在Layout窗口中高亮顯示。
瀏覽選擇控制器的IBIS模型,切換到Bus Definition選項(xiàng)卡,單擊Add按鈕添加一 組新的Buso選中新加的一行Bus使其高亮,將鼠標(biāo)移動(dòng)到Signal Names下方高亮處,單擊 出現(xiàn)的字母E,打開(kāi)Signal列表。勾選組數(shù)據(jù)和DM信號(hào),單擊0K按鈕確認(rèn)。
同樣,在Timing Ref下方高亮處,單擊出現(xiàn)的字母E打開(kāi)TimingRef列表。在這個(gè)列表 窗口左側(cè),用鼠標(biāo)左鍵點(diǎn)選DQS差分線(xiàn)的正端,用鼠標(biāo)右鍵點(diǎn)選負(fù)端,單擊中間的“>>”按 鈕將選中信號(hào)加入TimingRefs,單擊OK按鈕確認(rèn)。
很多其他工具都忽略選通Strobe信號(hào)和時(shí)鐘Clock信號(hào)之間的時(shí)序分析功能,而SystemSI可以分析包括Strobe和Clock在內(nèi)的完整的各類(lèi)信號(hào)間的時(shí)序關(guān)系。如果要仿真分析選通信號(hào)Strobe和時(shí)鐘信號(hào)Clock之間的時(shí)序關(guān)系,則可以設(shè)置與Strobe對(duì)應(yīng)的時(shí)鐘信號(hào)。在Clock 下方的高亮處,單擊出現(xiàn)的字母E打開(kāi)Clock列表。跟選擇與Strobe -樣的操作即可選定時(shí) 鐘信號(hào)。 是否可以在已通過(guò)一致性測(cè)試的DDR3內(nèi)存模塊之間混搭?
閉賦模型窗口,在菜單中選擇 Analyze-*Preferences..,在 InterconnectModels 項(xiàng) 目欄中設(shè)置與提取耦合線(xiàn)模型相關(guān)的參數(shù),如圖1?125所示。改變Min Coupled Length的值為 lOOmil,也就是說(shuō)當(dāng)耦合線(xiàn)長(zhǎng)度超過(guò)lOOmil時(shí),按耦合模型提取,少于lOOmil時(shí),按單線(xiàn)模 型提取。
單擊Via modeling setup按鈕,在過(guò)孔模型設(shè)置界面將Target Frequency設(shè)置成533 MHz (因?yàn)橐抡娴臅r(shí)鐘頻率是533MHz)。
單擊OK按鈕,關(guān)閉參數(shù)設(shè)置窗口。在菜單中選擇Analyze-*Probe..,在彈出的窗 口中單擊Net Browser..菜單,選擇DDR1_CK這個(gè)網(wǎng)絡(luò)(或者可以直接在A(yíng)llegro界面中選取 網(wǎng)絡(luò))??梢钥吹揭?yàn)橐呀?jīng)設(shè)置好差分線(xiàn)和差分模型,所以會(huì)自動(dòng)帶出差分線(xiàn)DDRl_NCKo 如何確保DDR3內(nèi)存模塊的兼容性進(jìn)行一致性測(cè)試?黑龍江DDR3測(cè)試高速信號(hào)傳輸
如何監(jiān)控DDR3內(nèi)存模塊的溫度進(jìn)行一致性測(cè)試?黑龍江電氣性能測(cè)試DDR3測(cè)試
時(shí)序要求:DDR系統(tǒng)中的內(nèi)存控制器需要遵循DDR規(guī)范中定義的時(shí)序要求來(lái)管理和控制內(nèi)存模塊的操作。時(shí)序要求包括初始時(shí)序、數(shù)據(jù)傳輸時(shí)序、刷新時(shí)序等,確保內(nèi)存模塊能夠按照規(guī)范工作,并實(shí)現(xiàn)穩(wěn)定的數(shù)據(jù)傳輸和操作。容量與組織:DDR系統(tǒng)中的內(nèi)存模塊可以有不同的容量和組織方式。內(nèi)存模塊的容量可以根據(jù)規(guī)范支持不同的大小,如1GB、2GB、4GB等。內(nèi)存模塊通常由多個(gè)內(nèi)存芯片組成,每個(gè)內(nèi)存芯片被稱(chēng)為一個(gè)芯粒(die),多個(gè)芯??梢越M成密集的內(nèi)存模塊。兼容性:DDR技術(shù)考慮了兼容性問(wèn)題,以確保DDR內(nèi)存模塊能夠與兼容DDR接口的主板和控制器正常配合。例如,保留向后兼容性,允許支持DDR接口的控制器在較低速度的DDR模式下工作。黑龍江電氣性能測(cè)試DDR3測(cè)試
深圳市力恩科技有限公司屬于儀器儀表的高新企業(yè),技術(shù)力量雄厚。是一家有限責(zé)任公司企業(yè),隨著市場(chǎng)的發(fā)展和生產(chǎn)的需求,與多家企業(yè)合作研究,在原有產(chǎn)品的基礎(chǔ)上經(jīng)過(guò)不斷改進(jìn),追求新型,在強(qiáng)化內(nèi)部管理,完善結(jié)構(gòu)調(diào)整的同時(shí),良好的質(zhì)量、合理的價(jià)格、完善的服務(wù),在業(yè)界受到寬泛好評(píng)。公司擁有專(zhuān)業(yè)的技術(shù)團(tuán)隊(duì),具有實(shí)驗(yàn)室配套,誤碼儀/示波器,矢量網(wǎng)絡(luò)分析儀,協(xié)議分析儀等多項(xiàng)業(yè)務(wù)。力恩科技將以真誠(chéng)的服務(wù)、創(chuàng)新的理念、***的產(chǎn)品,為彼此贏(yíng)得全新的未來(lái)!
常見(jiàn)的信號(hào)質(zhì)量包括閾值電平、Overshoot、Undershoot、Slew Rate> tDVAC等,DDRx 信號(hào)質(zhì)量的每個(gè)參數(shù)JEDEC都給出了明確的規(guī)范。比如DDR3要求Overshoot和Undershoot 分別為0.4V,也就是說(shuō)信號(hào)幅值P?P值應(yīng)該在-0.4-1.9V,但在實(shí)際應(yīng)用中由于不適合信號(hào) 端接使DDR信號(hào)質(zhì)量變差,通過(guò)仿真就可以找出合適端接,使信號(hào)質(zhì)量滿(mǎn)足JEDEC規(guī)范。 下面以DDR3 1066Mbps信號(hào)為例,通過(guò)一個(gè)實(shí)際案例說(shuō)明DDR3信號(hào)質(zhì)量仿真。 在本案例中客戶(hù)反映實(shí)測(cè)CLK信號(hào)質(zhì)量不好。CLK信號(hào)從CUP (U100)出來(lái)經(jīng)過(guò)4片 DDR3 (...