規(guī)范中規(guī)定了共11種不同的Preshoot和De-emphasis的組合，每種組合叫作一個(gè) Preset,實(shí)際應(yīng)用中Tx和Rx端可以在Link Training階段根據(jù)接收端收到的信號(hào)質(zhì)量協(xié)商 出一個(gè)比較好的Preset值。比如P4沒有任何預(yù)加重，P7強(qiáng)的預(yù)加重。圖4.3是 PCIe3.0和4.0標(biāo)準(zhǔn)中采用的預(yù)加重技術(shù)和11種Preset的組合(參考資料：PCI Express@ Base Specification4 .0) 。對(duì)于8Gbps、16Gbps 以及32Gbps信號(hào)來說，采用的預(yù)加重技術(shù)完 全一樣，都是3階的預(yù)加重和11種Preset選擇。PCI-E3.0定義了11種發(fā)送端的預(yù)加重設(shè)置，實(shí)際應(yīng)用中應(yīng)該用那個(gè)？遼寧通信PCI-E測(cè)試

這么多的組合是不可能完全通過人工設(shè)置和調(diào)整  的，必須有一定的機(jī)制能夠根據(jù)實(shí)際鏈路的損耗、串?dāng)_、反射差異以及溫度和環(huán)境變化進(jìn)行  自動(dòng)的參數(shù)設(shè)置和調(diào)整，這就是鏈路均衡的動(dòng)態(tài)協(xié)商。動(dòng)態(tài)的鏈路協(xié)商在PCIe3.0規(guī)范中  就有定義，但早期的芯片并沒有普遍采用；在PCIe4.0規(guī)范中，這個(gè)要求是強(qiáng)制的，而且很  多測(cè)試項(xiàng)目直接與鏈路協(xié)商功能相關(guān)，如果支持不好則無(wú)法通過一致性測(cè)試。圖4.7是  PCIe的鏈路狀態(tài)機(jī)，從設(shè)備上電開始，需要經(jīng)過一系列過程才能進(jìn)入L0的正常工作狀態(tài)。 其中在Configuration階段會(huì)進(jìn)行簡(jiǎn)單的速率和位寬協(xié)商，而在Recovery階段則會(huì)進(jìn)行更  加復(fù)雜的發(fā)送端預(yù)加重和接收端均衡的調(diào)整和協(xié)商。海南PCI-E測(cè)試價(jià)目表PCIE 3.0的發(fā)射機(jī)物理層測(cè)試；

在物理層方面，PCIe總線采用多對(duì)高速串行的差分信號(hào)進(jìn)行雙向高速傳輸，每對(duì)差分  線上的信號(hào)速率可以是第1代的2 . 5Gbps、第2代的5Gbps、第3代的8Gbps、第4代的  16Gbps、第5代的32Gbps,其典型連接方式有金手指連接、背板連接、芯片直接互連以及電  纜連接等。根據(jù)不同的總線帶寬需求，其常用的連接位寬可以選擇x1、x4、x8、x16等。如  果采用×16連接以及第5代的32Gbps速率，理論上可以支持約128GBps的雙向總線帶寬。 另外，2019年P(guān)CI-SIG宣布采用PAM-4技術(shù)，單Lane數(shù)據(jù)速率達(dá)到64Gbps的第6代標(biāo)  準(zhǔn)規(guī)范也在討論過程中。列出了PCIe每一代技術(shù)發(fā)展在物理層方面的主要變化。

在測(cè)試通道數(shù)方面，傳統(tǒng)上PCIe的主板測(cè)試采用了雙口(Dual-Port)測(cè)試方法，即需要 把被測(cè)的一條通道和參考時(shí)鐘RefClk同時(shí)接入示波器測(cè)試。由于測(cè)試通道和RefClk都是 差分通道，所以在用電纜直接連接測(cè)試時(shí)需要用到4個(gè)示波器通道(雖然理論上也可以用2個(gè) 差分探頭實(shí)現(xiàn)連接，但是由于會(huì)引入額外的噪聲，所以直接電纜連接是常用的方法),這種 方法的優(yōu)點(diǎn)是可以比較方便地計(jì)算數(shù)據(jù)通道相對(duì)于RefClk的抖動(dòng)。但在PCIe5.0中，對(duì)于 主板的測(cè)試也采用了類似于插卡測(cè)試的單口(Single-Port)方法，即只把被測(cè)數(shù)據(jù)通道接入 示波器測(cè)試，這樣信號(hào)質(zhì)量測(cè)試中只需要占用2個(gè)示波器通道。圖4.23分別是PCIe5.0主 板和插卡信號(hào)質(zhì)量測(cè)試組網(wǎng)圖，芯片封裝和一部分PCB走線造成的損耗都是通過PCI-SIGPCI-E測(cè)試信號(hào)質(zhì)量測(cè)試；

PCIe4.0的測(cè)試夾具和測(cè)試碼型要進(jìn)行PCIe的主板或者插卡信號(hào)的一致性測(cè)試(即信號(hào)電氣質(zhì)量測(cè)試),首先需要使用PCIe協(xié)會(huì)提供的夾具把被測(cè)信號(hào)引出。PCIe的夾具由PCI-SIG定義和銷售，主要分為CBB(ComplianceBaseBoard)和CLB(ComplianceLoadBoard)。對(duì)于發(fā)送端信號(hào)質(zhì)量測(cè)試來說，CBB用于插卡的測(cè)試，CLB用于主板的測(cè)試；但是在接收容限測(cè)試中，由于需要把誤碼儀輸出的信號(hào)通過夾具連接示波器做校準(zhǔn)，所以無(wú)論是主板還是插卡的測(cè)試，CBB和CLB都需要用到。pcie物理層面檢測(cè),pcie時(shí)序測(cè)試；河南PCI-E測(cè)試保養(yǎng)

PCI-E 3.0測(cè)試接收端容限測(cè)試；遼寧通信PCI-E測(cè)試

雖然在編碼方式和芯片內(nèi)部做了很多工作，但是傳輸鏈路的損耗仍然是巨大的挑戰(zhàn)，特 別是當(dāng)采用比較便宜的PCB板材時(shí)，就不得不適當(dāng)減少傳輸距離和鏈路上的連接器數(shù)量。 在PCIe3.0的8Gbps速率下，還有可能用比較便宜的FR4板材在大約20英寸的傳輸距離 加2個(gè)連接器實(shí)現(xiàn)可靠信號(hào)傳輸。在PCle4.0的16Gbps速率下，整個(gè)16Gbps鏈路的損耗 需要控制在-28dB @8GHz以內(nèi)，其中主板上芯片封裝、PCB/過孔走線、連接器的損耗總 預(yù)算為-20dB@8GHz,而插卡上芯片封裝、PCB/過孔走線的損耗總預(yù)算為-8dB@8GHz。

整個(gè)鏈路的長(zhǎng)度需要控制在12英寸以內(nèi)，并且鏈路上只能有一個(gè)連接器。如果需要支持更 長(zhǎng)的傳輸距離或者鏈路上有更多的連接器，則需要在鏈路中插入Re-timer芯片對(duì)信號(hào)進(jìn)行 重新整形和中繼。圖4.6展示了典型的PCle4.0的鏈路模型以及鏈路損耗的預(yù)算，圖中各 個(gè)部分的鏈路預(yù)算對(duì)于設(shè)計(jì)和測(cè)試都非常重要，對(duì)于測(cè)試部分的影響后面會(huì)具體介紹。 遼寧通信PCI-E測(cè)試

深圳市力恩科技有限公司目前已成為一家集產(chǎn)品研發(fā)、生產(chǎn)、銷售相結(jié)合的貿(mào)易型企業(yè)。公司成立于2014-04-03，自成立以來一直秉承自我研發(fā)與技術(shù)引進(jìn)相結(jié)合的科技發(fā)展戰(zhàn)略。公司主要產(chǎn)品有實(shí)驗(yàn)室配套，誤碼儀，協(xié)議分析儀，矢量網(wǎng)絡(luò)分析儀等，公司工程技術(shù)人員、行政管理人員、產(chǎn)品制造及售后服務(wù)人員均有多年行業(yè)經(jīng)驗(yàn)。并與上下游企業(yè)保持密切的合作關(guān)系。克勞德集中了一批經(jīng)驗(yàn)豐富的技術(shù)及管理專業(yè)人才，能為客戶提供良好的售前、售中及售后服務(wù)，并能根據(jù)用戶需求，定制產(chǎn)品和配套整體解決方案。深圳市力恩科技有限公司通過多年的深耕細(xì)作，企業(yè)已通過儀器儀表質(zhì)量體系認(rèn)證，確保公司各類產(chǎn)品以高技術(shù)、高性能、高精密度服務(wù)于廣大客戶。歡迎各界朋友蒞臨參觀、 指導(dǎo)和業(yè)務(wù)洽談。