。DPHY的物理層支持HS(HighSpeed)和LP(LowPower)兩種工作模式。HS模式下采用低壓差分信號，功耗較大，但是可以傳輸很高的數(shù)據(jù)速率（數(shù)據(jù)速率為80M1GbpsLP模式下采用單端信號，數(shù)據(jù)速率很低（<10Mbps），但是相應的功耗也很低。兩種模式的結(jié)合保證了MIPI總線在需要傳輸大量數(shù)據(jù)（如圖像）時可以高速傳輸，而在不需要大數(shù)據(jù)量傳輸時又能夠減少功耗。用示波器捕獲的MIPI信號，可以清楚地看到HS和LP信號。

由于 MIPI D PHY 的信號比較復雜，要保證接口 信號和協(xié)議 的一致性需要很復雜的測試。為了提高測試的效率， Keysight 提供了基于示波器和邏輯分析儀的 MIPI D PHY 測試平臺。 MIP測試I接口到底是什么?PCI-E測試MIPI測試協(xié)議測試方法

數(shù)據(jù)通道0具有高速數(shù)據(jù)接收，以及低功耗下的Escape模式，數(shù)據(jù)通道1具有高速數(shù)據(jù)接收和功耗模式，在閑置狀態(tài)時，通道都處于LP-II狀態(tài)。當主機向從機發(fā)送高速接收請求序列LP-II->LPOI->LPOO，從機通過檢測LP-II->LPOI和LPOI->LPOO的變化，使能差分放大電路的中的終端電阻控制信號，打開高速接收，從機開始準備接收主機高速發(fā)送過來的數(shù)據(jù)。當主機向從機發(fā)送Escape模式進入序列LP-II->LP-IO>LPOO>LPOI->LPOO時，從機開始檢測序列，在正確接收到的LPOO狀態(tài)后即進入Escape模式，然后等待主機發(fā)送Entrycommands。再進行相應的操作，退出Escape模式的序列是LP-IO>LP-II。 眼圖測試MIPI測試測試流程嵌入式--接口--MIPI接口；

MIPI 組織主要致力于把移動通信設(shè)備內(nèi)部的接口標準化從而減少兼容性問題并簡化設(shè)計。下圖是按照 MIPI 組織的設(shè)想未來智能移動通信設(shè)備的內(nèi)部架構(gòu)。

目前已經(jīng)比較成熟的 MIPI 應用有攝像頭的 CSI 接口、顯示屏的 DSI 接口以及基帶和射頻間的 DigRF 接口。 UFS 、 LLI 等規(guī)范正在逐步制定和完善過程中。

CSI/DSI的物理層（PhyLayer）由專門的WorkGroup負責制定，其目前采用的物理層標準是DPHY。DPHY采用1對源同步的差分時鐘和14對差分數(shù)據(jù)線來進行數(shù)據(jù)傳輸。數(shù)據(jù)傳輸采用DDR方式，即在時鐘的上下邊沿都有數(shù)據(jù)傳輸。

5，MIPI應用的物理層標準是D-PHY

MIPIDPHY有兩種工作模式：HS和LP

HS：采用低壓差分信號，為高速模式，傳送速率80M-1Gbps

LP：單端信號，為低功耗模式，傳輸速率<10Mbps6，MIPI測試MIPI接口測試主要分為D-PHY物理層測試和邏輯層測試兩部分。

二，MIPID-PHY測試1，MIPID-PHY物理層測試需要準備如下配置：(1)4G帶寬示波器；(2)MIPID-PHY信號測試軟件；(3)復雜信號分離軟件；(4)MIPID-PHY觸發(fā)和解碼軟件；(5)4個4GHz以上差分探頭；(6)D-PHY測試夾具 MIPI設(shè)備由兩部分構(gòu)成，分別為CCI（Camera Control Interface）和CSI（Camera Serial Interface）；

如何測試電接口信令？

數(shù)據(jù)在HS模式下傳送，在線路空閑時，發(fā)射機切換到低功率模式，以便節(jié)能。在高速(HS)模式下，差分電壓最小值是140mV，標稱值是200mV，比較大值是270mV，數(shù)據(jù)速率擴展到比較大2.5Gb/s。HS模式由兩種可能狀態(tài)組成：Differential-0(HS-0)和Differential-1(HS-1)。在低功率(LP)模式下，信令采用兩條單端線路，擺幅為1.2V，比較大運行數(shù)據(jù)速率為10Mb/s。數(shù)據(jù)+(Dp)線路和數(shù)據(jù)-(Dn)線路相互獨立。每條線路可以有兩種狀態(tài)：0和1，這會導致LP模式，其有四種可能的狀態(tài)：LP-00,LP-01,LP-10,LP-11。 MIPI規(guī)定D-PHY信號的大走線長度了嗎？PCI-E測試MIPI測試協(xié)議測試方法

MIPI-DSI接口以MIPI D-PHY協(xié)議定義的物理傳輸層為基礎(chǔ);PCI-E測試MIPI測試協(xié)議測試方法

2，MIPID-PHY測試項目

(1)DataLaneHS-TXDifferentialVoltages

(2)DataLaneHS-TXDifferentialVoltageMismatch

(3)DataLaneHS-TXSingle-EndedOutputHighVoltages(

4)DataLaneHS-TXStaticCommon-ModeVoltages

(5)DataLaneHS-TXStaticCommon-ModeVoltageMismatchΔV_CMTX(1,0)

(6)DataLaneHS-TXDynamicCommon-LevelVariationsBetween50-450MHz

(7)1.3.10DataLaneHS-TXDynamicCommon-LevelVariationsAbove450MHz

(8)DataLaneHS-TX20%-80%RiseTime

(9)DataLaneHS-TX80%-20%FallTime

(10)DataLaneHSEntry:T_LPXValue

(11)DataLaneHSEntry:T_HS-PREPAREValue

(12)DataLaneHSEntry:T_HS-PREPARE+T_HS-ZEROValue

(13)DataLaneHSExit:T_HS-TRAILValue

(14)DataLaneHSExit:30%-85%Post-EoTRiseTimeT_REOT

(15)DataLaneHSExit:T_EOTValue

(16)DataLaneHSExit:T_HS-EXITValue

(17)HSEntry:T_CLK-PREValue

(18)HSExit:T_CLK-POSTValue

(19)HSClockRisingEdgeAlignmenttoFirstPayloadBit

(ata-to-ClockSkew(T_SKEW[TX])

(21)ClockLaneHSClockInstantaneous:UI_INSTValue

(22)ClockLaneHSClockDeltaUI:(ΔUI)Value PCI-E測試MIPI測試協(xié)議測試方法