MIPI-DS

IMIPI-DSI是一種應(yīng)用于顯示技術(shù)的串行接口，兼容DPI(顯示像素接口，Display Pixel Interface)、DBI(顯示總線接口，Display Bus Interface)和DCS(顯示命令集，Display Command Set)，以串行的方式發(fā)送像素信息或指令給外設(shè)，而且從外設(shè)中讀取狀態(tài)信息或像素信息，而且在傳輸?shù)倪^程中享有自己的通信協(xié)議，包括數(shù)據(jù)包格式和糾錯(cuò)檢錯(cuò)機(jī)制。下圖所示的是MIPI-DSI接口的簡單示意圖。MIPI-DSI具備高速模式和低速模式兩種工作模式，全部數(shù)據(jù)通道都可以用于單向的高速傳輸，但只有個(gè)數(shù)據(jù)通道才可用于低速雙向傳輸，從屬端的狀態(tài)信息、像素等格式通過該數(shù)據(jù)通道返回。時(shí)鐘通道于在高速傳輸數(shù)據(jù)的過程中傳輸同步時(shí)鐘信號(hào)。此外，一個(gè)主機(jī)端可允許同時(shí)與多個(gè)從屬端進(jìn)行通信。 MIPI測(cè)試有什么作用？測(cè)量MIPI測(cè)試市場(chǎng)價(jià)價(jià)格走勢(shì)

當(dāng)主機(jī)向從機(jī)發(fā)送TA(turnaround)請(qǐng)求序列LP-II->LP-IO>LPOO>LP-IO>LPOO時(shí)，從機(jī)檢測(cè)到正確的序列后即將低功耗發(fā)送使能端和線路檢測(cè)使能端置1。在序列檢測(cè)過程中，當(dāng)接收到LP-II狀態(tài)時(shí)則從機(jī)立即終止該模式的進(jìn)入，使通道處于LP-II狀態(tài)。當(dāng)接口工作于高速接收模式時(shí)，主要負(fù)責(zé)接收主機(jī)發(fā)送過來的圖像數(shù)據(jù)，并對(duì)數(shù)據(jù)包進(jìn)行解碼，將圖像數(shù)據(jù)轉(zhuǎn)換成RGB666、RGB565、RGB888三種格式輸出到LCOS驅(qū)動(dòng)控制模塊中點(diǎn)亮液晶像素。并生成行同步信號(hào)、場(chǎng)同步信號(hào)、數(shù)據(jù)有效信號(hào)及像素時(shí)鐘信號(hào)。當(dāng)接口工作于低功耗接收模式下時(shí)，負(fù)責(zé)接收主機(jī)發(fā)送過來的低功耗命令和數(shù)據(jù)，并將其轉(zhuǎn)換成MIPI協(xié)議所描述的DBI格式輸出到LCOS驅(qū)動(dòng)控制器中，對(duì)LCOS顯示模式及參數(shù)進(jìn)行配置。測(cè)量MIPI測(cè)試市場(chǎng)價(jià)價(jià)格走勢(shì)MIPI-DSI是MIPI聯(lián)盟移動(dòng)設(shè)備提出的一種高速，低功耗的串行接口，可高分辨率顯示，降低顯示模塊功耗需求；

對(duì)于MIPI模組或芯片的測(cè)試可以根據(jù)MIPI協(xié)會(huì)推薦的方法設(shè)計(jì)評(píng)估板TVB(TesVehicleBoard)并結(jié)合協(xié)會(huì)提供的RTB(RefererTerminationBoard)進(jìn)行信號(hào)測(cè)試，TVB板的設(shè)計(jì)可以參考MIPI協(xié)會(huì)提供的PCB文件，根據(jù)用戶要測(cè)試的模組或芯片的具體布線要求稍作修改,目的是把被測(cè)的MIPI信號(hào)轉(zhuǎn)成標(biāo)準(zhǔn)SMA接口的輸出，并通過SMA電纜連接到RTB板上。RTB板可以從MIPI協(xié)會(huì)購買，上面除了可以引出信號(hào)到插針上方便測(cè)試以外，還可以根據(jù)HS和LP模式的不同切換負(fù)載的匹配,并根據(jù)需要模擬不同的容性負(fù)載，以方便進(jìn)行不同情況下的信號(hào)測(cè)試。而對(duì)于系統(tǒng)廠商(如手機(jī)廠商等)來說,由于系統(tǒng)設(shè)計(jì)已經(jīng)完成,要進(jìn)行MIPI的信號(hào)測(cè)試只能使用焊接或點(diǎn)測(cè)探頭連接PCB上的實(shí)際信號(hào)進(jìn)行測(cè)試，進(jìn)行系統(tǒng)間MIPD-PHY信號(hào)測(cè)試的典型連接圖。

通道管理層:包括時(shí)鐘切換模塊和數(shù)據(jù)融合電路，時(shí)鐘切換模塊主要為數(shù)據(jù)處理邏輯提供時(shí)鐘信號(hào)，高速接收時(shí)提供主機(jī)發(fā)送過來并進(jìn)行四分頻后的時(shí)鐘，低功耗傳輸時(shí)提供數(shù)據(jù)通道0總線異或而來的同步時(shí)鐘，TA傳輸時(shí)則提供本地時(shí)鐘作為電路的同步時(shí)鐘。數(shù)據(jù)融合模塊則將物理傳輸層輸出的數(shù)據(jù)進(jìn)行融合，并進(jìn)行多級(jí)緩存，以備協(xié)議層進(jìn)行數(shù)據(jù)的ECC、CRC檢測(cè)及數(shù)據(jù)解碼操作。

協(xié)議層:對(duì)數(shù)據(jù)進(jìn)行ECC和CRC檢測(cè)，并進(jìn)行數(shù)據(jù)包的解碼，輸出相應(yīng)的控制信號(hào)，若檢測(cè)到MIPI協(xié)議所規(guī)定的底層協(xié)議錯(cuò)誤，則標(biāo)志相應(yīng)的錯(cuò)誤標(biāo)志，在TA傳輸則進(jìn)行數(shù)據(jù)包的編碼發(fā)送到物理傳輸層。

應(yīng)用層:根據(jù)協(xié)議層數(shù)據(jù)包解碼結(jié)果，若是高速的圖像數(shù)據(jù)，則將數(shù)據(jù)轉(zhuǎn)換成DPI格式輸出，若是低功耗數(shù)據(jù)或命令，則將數(shù)據(jù)轉(zhuǎn)換成DBI格式輸出。 MIPI D-PHY的接收端容限測(cè)試；

MIPI-DSI接口以MIPID-PHY協(xié)議定義的物理傳輸層為基礎(chǔ)，DPHY定義的物理傳輸層多可支持4個(gè)數(shù)據(jù)通道，1個(gè)時(shí)鐘通道，每個(gè)通道在低功耗模式時(shí)以1.2V的低速信號(hào)傳輸，在高速模式時(shí)則采用擺幅為200毫伏的低壓差分信號(hào)傳輸，從而相對(duì)于現(xiàn)有的設(shè)備表現(xiàn)出更高性能，更低功耗，更低EMI和更少的引腳，LCOS顯示芯片是一種硅基液晶微顯示技術(shù)，常用與便攜式移動(dòng)電子設(shè)備中，如可穿戴式設(shè)備，要求具有很低的功耗，又要具有較高的顯示分辨率。因此筆者設(shè)計(jì)了一種適用于LCOS顯示芯片的MIPIDSI顯示驅(qū)動(dòng)接口，支持的分辨率為1280*720，幀率60Hz。MIPI CSI/DSI的協(xié)議測(cè)試；測(cè)量MIPI測(cè)試市場(chǎng)價(jià)價(jià)格走勢(shì)

HISPI, MIPI協(xié)議的區(qū)別；測(cè)量MIPI測(cè)試市場(chǎng)價(jià)價(jià)格走勢(shì)

5，MIPI應(yīng)用的物理層標(biāo)準(zhǔn)是D-PHY

MIPIDPHY有兩種工作模式：HS和LP

HS：采用低壓差分信號(hào)，為高速模式，傳送速率80M-1Gbps

LP：單端信號(hào)，為低功耗模式，傳輸速率<10Mbps6，MIPI測(cè)試MIPI接口測(cè)試主要分為D-PHY物理層測(cè)試和邏輯層測(cè)試兩部分。

二，MIPID-PHY測(cè)試1，MIPID-PHY物理層測(cè)試需要準(zhǔn)備如下配置：(1)4G帶寬示波器；(2)MIPID-PHY信號(hào)測(cè)試軟件；(3)復(fù)雜信號(hào)分離軟件；(4)MIPID-PHY觸發(fā)和解碼軟件；(5)4個(gè)4GHz以上差分探頭；(6)D-PHY測(cè)試夾具 測(cè)量MIPI測(cè)試市場(chǎng)價(jià)價(jià)格走勢(shì)