克勞德高速數(shù)字信號(hào)測(cè)試實(shí)驗(yàn)室 重點(diǎn)內(nèi)容分析高速信號(hào)傳輸所涉及的三大支撐技術(shù)(即信號(hào)完整性、電源完整性和電磁兼容性)的相關(guān)基本概念、基本原理和基本設(shè)計(jì)原則,通過直觀、定性、系統(tǒng)和概念性的論述,消除電子設(shè)計(jì)工程師對(duì)于信號(hào)完整性、電源完整性和電磁兼容性的神秘感,還信號(hào)完整性、電源完整性和電磁兼容性分析和設(shè)計(jì)工作一個(gè)簡單、明晰的面孔...
查看詳細(xì) >>采用這種時(shí)鐘恢復(fù)方式后,由于CDR能跟蹤數(shù)據(jù)中的 一 部分低頻抖動(dòng),所以數(shù)據(jù)傳輸 中增加的低頻抖動(dòng)對(duì)于接收端采樣影響不大,因此更適于長距離傳輸。(不過由于受到環(huán)路 濾波器帶寬的限制,數(shù)據(jù)線上的高頻抖動(dòng)仍然會(huì)對(duì)接收端采樣產(chǎn)生比較大的影響。) 采用嵌入式時(shí)鐘的缺點(diǎn)在于電路的復(fù)雜度增加,而且由于數(shù)據(jù)編碼需要一些額外開銷,降低了總線效率...
查看詳細(xì) >>信號(hào)完整性之反射 反射(reflection)信號(hào)傳輸模型 Sin為信號(hào)源/驅(qū)動(dòng)源,R1為內(nèi)阻;R2為源端匹配電阻,一般是33/50R;R1+R2我們稱為源端阻抗。R3為終端匹配,一般是50歐,有時(shí)會(huì)上拉到電源,R3和終端及內(nèi)阻阻抗并聯(lián)值稱為終端阻抗。微帶線特性阻抗/特征阻抗,如果這條傳輸線是一條均勻的傳輸線,它在每一個(gè)...
查看詳細(xì) >>關(guān)于各測(cè)試項(xiàng)目的具體描述如下:·項(xiàng)目2.1Add-inCardTransmitterSignalQuality:驗(yàn)證插卡發(fā)送信號(hào)質(zhì)量,針對(duì)2.5Gbps、5Gbps、8Gbps、16Gbps速率。·項(xiàng)目2.2Add-inCardTransmitterPulseWidthJitterTestat16GT/s:驗(yàn)證插卡發(fā)送信號(hào)中的脈沖寬度抖動(dòng)...
查看詳細(xì) >>SigTest軟件的算法由PCI-SIG提供,會(huì)對(duì)信號(hào)進(jìn)行時(shí)鐘恢復(fù)、均衡以及眼圖、抖 動(dòng)的分析。由于PCIe4.0的接收機(jī)支持多個(gè)不同幅度的CTLE均衡,而且DFE的電平也 可以在一定范圍內(nèi)調(diào)整,所以SigTest軟件會(huì)遍歷所有的CTLE值并進(jìn)行DFE的優(yōu)化,并 根據(jù)眼高、眼寬的結(jié)果選擇比較好的值。14是SigTest生成的PCIe4.0...
查看詳細(xì) >>例如,分辨率為UXGA(1600×1200)的DVI信號(hào),其信號(hào)傳輸速率為1.625Gbps,當(dāng)該信號(hào)在FR4材料的PCB上傳輸時(shí),其信號(hào)帶寬波長為:3×10+8÷(4)1/2÷(1.625×10+9×5)≈0.02(m)=20mm,其中,F(xiàn)R4材料的相對(duì)介電常數(shù)為4。當(dāng)DVI信號(hào)在PCB上傳輸時(shí),傳輸通道長度大于1/4帶寬波長,即5...
查看詳細(xì) >>其中,電氣(Electrical) 、協(xié)議(Protocol) 、配置(Configuration)等行為定義了芯片的基本 行為,這些要求合在一起稱為Base規(guī)范,用于指導(dǎo)芯片設(shè)計(jì);基于Base規(guī)范,PCI-SIG還會(huì) 再定義對(duì)于板卡設(shè)計(jì)的要求,比如板卡的機(jī)械尺寸、電氣性能要求,這些要求合在一起稱為 CEM(Card Electromec...
查看詳細(xì) >>數(shù)字信號(hào)的均衡(Equalization) 前面介紹了預(yù)加重或者去加重技術(shù)對(duì)于克服傳輸通道損耗、改善高速數(shù)字信號(hào)接收端信號(hào)質(zhì)量的作用,但是當(dāng)信號(hào)速率進(jìn)一步提高或者傳輸距離更長時(shí),**在發(fā)送端已不能充分補(bǔ)償傳輸通道帶來的損耗,這時(shí)就需要在接收端同時(shí)使用均衡技術(shù)來進(jìn)一步改善信號(hào)質(zhì)量。所謂均衡,是在數(shù)字信號(hào)的接收端進(jìn)行的一種補(bǔ)償高頻...
查看詳細(xì) >>數(shù)字信號(hào)測(cè)試串行總線的8b/10b編碼(8b/10bEncoding) 前面我們介紹過,使用串行比并行總線可以節(jié)省更多的布線空間,芯片、電纜等的尺寸可以做得更小,同時(shí)傳輸速率更高。但是我們知道,在很多數(shù)字系統(tǒng)如CPU、DSP、FPGA等內(nèi)部,進(jìn)行數(shù)據(jù)處理的小單位都是Byte,即8bit,把一個(gè)或多個(gè)Byte的數(shù)據(jù)通過串行總線可...
查看詳細(xì) >>對(duì)于一個(gè)理想的方波信號(hào),其上升沿是無限陡的,從頻域上看 它是由無限多的奇數(shù)次諧波構(gòu)成的,因此一個(gè)理想方波可以認(rèn)為是無限多奇次正弦諧波 的疊加。 但是對(duì)于真實(shí)的數(shù)字信號(hào)來說,其上升沿不是無限陡的,因此其高次諧波的能量會(huì)受到 限制。比如圖1.3是用同一個(gè)時(shí)鐘芯片分別產(chǎn)生的50MHz和250MHz的時(shí)鐘信號(hào)的頻 譜,我們可以看到雖然兩...
查看詳細(xì) >>高速信號(hào)傳輸技術(shù)的復(fù)雜性 (1)與高速信號(hào)傳輸相關(guān)的理論及概念缺失在學(xué)術(shù)上,與高速信號(hào)傳輸相關(guān)的SI、PI和EMC理論、概念和技術(shù)相當(dāng)完整和成熟。但是,高速信號(hào)傳播在電子設(shè)計(jì)工程化技術(shù)方面的理論和概念嚴(yán)重缺失。大多數(shù)從事電子設(shè)計(jì)專業(yè)的工程師缺少SI、PI和EMC相關(guān)理論、概念和技術(shù),主要原因是在高等教育過程中缺少這些理論課程的教...
查看詳細(xì) >>高速信號(hào)和處理需要考慮三部分設(shè)計(jì): 高速邏輯時(shí)序設(shè)計(jì) 高速電路散熱設(shè)計(jì) 高速信號(hào)傳輸設(shè)計(jì) 1、信號(hào)傳輸?shù)南嚓P(guān)概念 概念:電信號(hào)、傳輸通道、信號(hào)傳輸、保形傳輸 重點(diǎn):模擬信號(hào)可以看作“高速”信號(hào),比較好整體不失真 數(shù)字信號(hào)失真度能夠被控制在一定的范圍內(nèi)。 2、數(shù)字信號(hào)的特點(diǎn): (1...
查看詳細(xì) >>