如今半導(dǎo)體的制程工藝已經(jīng)進步到了7nm，再往后提升會越來越難。想要提升芯片性能還可以從晶圓封裝上下文章。

　　此前臺積電曾推出過CoWoS(Chip on Wafer on Substrate)封裝技術(shù)，將邏輯芯片和DRAM 放在硅中介層(interposer)上，然后封裝在基板上。這是一種2.5D/3D封裝工藝，可以讓芯片尺寸更小，同時擁有更高的I/O帶寬。不過由于成本較普通封裝高了數(shù)倍，目前采用的客戶并不多。

　　3月3日，臺積電宣布將與博通公司聯(lián)手推出增強型的CoWoS解決方案，支持業(yè)界首創(chuàng)的兩倍光罩尺寸(2Xreticlesize)之中介層，面積約1,700平方毫米。

　　新的增強型CoWoS平臺能夠容納將多個邏輯系統(tǒng)單晶片(SoC)，最高提供96GB的HBM內(nèi)存（6片），帶寬高達2.7TB/s。相較于前代CoWoS提升了2.7倍。如果是和PC內(nèi)存相比，提升幅度在50~100倍之間。

　　臺積電表示此項新世代CoWoS平臺能夠大幅提升運算能力，藉由更多的系統(tǒng)單芯片來支援先進的高效能運算系統(tǒng)，并且已準(zhǔn)備就緒支援臺積電下一代的5納米制程技術(shù)。

　　博通Engineering for the ASIC Products Division副總裁GregDix表示，很高興能夠與臺積電合作共同精進CoWoS平臺，解決許多在7nm及更先進制程上的設(shè)計挑戰(zhàn)。

特別提醒：本網(wǎng)內(nèi)容轉(zhuǎn)載自其他媒體，目的在于傳遞更多信息，并不代表本網(wǎng)贊同其觀點。其原創(chuàng)性以及文中陳述文字和內(nèi)容未經(jīng)本站證實，對本文以及其中全部或者部分內(nèi)容、文字的真實性、完整性、及時性本站不作任何保證或承諾，并請自行核實相關(guān)內(nèi)容。本站不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。如若本網(wǎng)有任何內(nèi)容侵犯您的權(quán)益，請及時聯(lián)系我們，本站將會在24小時內(nèi)處理完畢。