芯片電源噪聲抑制技術(shù)遵循的另一項標準是JEDEC固態(tài)技術(shù)協(xié)會的規(guī)范，特別是JESD78標準，它定義了電源管理集成電路（PMIC）的噪聲和紋波性能要求。例如，在設計一款高性能計算芯片的電源系統(tǒng)時，需要確保其電源噪聲水平低于JESD78規(guī)定的閾值，以避免影響芯片的性能和可靠性。這可以通過在設計中使用低噪聲穩(wěn)壓器和優(yōu)化的電源布局來實現(xiàn)。

芯片電源噪聲抑制技術(shù)還需遵循美國聯(lián)邦通信委員會（FCC）的Part 15規(guī)則，該規(guī)則對電子設備產(chǎn)生的射頻干擾有嚴格的限制。例如，設計一款無線通信芯片時，需要采取措施減少電源噪聲對無線信號的干擾，如使用屏蔽和濾波技術(shù)。測試時，可以使用頻譜分析儀來測量電源噪聲頻譜，并確保其在FCC規(guī)定的限值之內(nèi)。